Comparison between the implementations of a BCH DVB-S2X decoder in FPGA and in ASIC

Abstract

Comunicação satelital é uma parte muito importante no sistema de comunicação global, por- tanto padrões que garantam seu funcionamento devem ser aplicados por meio de especificação de comportamentos e algoritmos. Entre esses padrões está o Digital Video Broadcasting - Satellite Second Generation Extended, DVB-S2X, uma evolução do Digital Video Broadcasting - Satellite, DVB-S. Nesse padrão, para corrigir as mensagens recebidas que podem sofrer erros durante a transmissão, são utilizados códigos de correção de erro tais como o Low Density Parity Check, LDPC, e o Bose-Chauduri-Hoquenghem, BCH. A implementação desses algoritmos em um sis- tema digital é realizada através de uma plataforma apropriada. Para isso podem ser utilizados Field Programmable Gate Arrays, FPGAs, ou um sistema Application Specific Integrated Circuit, ASIC. Ao utilizar uma implementação ASIC, ferramentas Electronic Design Automation, EDA, e Computer Aided Design, CAD, são usadas para poder auxiliar o desenvolvimento. Neste trabalho, tomando como ponto de partida uma implementação em FPGA de um decodificador BCH previ- amente realizada, foi feita uma adaptação para fluxo de projeto de ASIC digital e sua validação por simulação com emprego do framework do Cadence Design Systems. Para isso utilizou uma especificação de 100MHz de clock buscando consumo menor do que a implementação da FPGA. Para auxiliar o desenvolvimento foi criado um script em Bash para automatizar a síntese lógica de várias tecnologias e configurações de metais. A comparação de consumo de potência, tem- porização e área foi feita utilizando os resultados da síntese lógica nas tecnologias de 180nm da XFAB. A partir dos dados analisados foi encontrada uma implementação em ASIC com uma fre- quência máxima de clock de 490MHz com um consumo abaixo de 960 mW ocupando uma área de aproximadamente 101 mm2. O modelo em FPGA apresentou uma frequência nominal de 100MHz com um consumo de 620 mW. O modelo em ASIC para a mesma frequência teve um consumo de 175 mW. Comparando os dois modelos conclui-se que uma implementação em ASIC pode levar a ganhos consideravéis no consumo e em desempenho. Para a especificação todas as soluções em ASIC tiveram um consumo menor e todas as tecnologias permitem aumentar o desempenho total do sistema.