RISC-V SiMPLE : projeto e desenvolvimento de processadores RISC-V com a ISA RV32IMF usando as microarquiteturas uniciclo, multiciclo e pipeline em FPGA

Abstract

Desenvolvimento e documentação de uma plataforma de ensino de arquitetura de computadores em Verilog sintetizável em FPGA, com foco em um processador com arquitetura do conjunto de instruções RISC-V implementado em três microarquiteturas para ser utilizado como recurso de laboratório na disciplina de Organização e Arquitetura de Computadores da Universidade de Brasília. A plataforma funciona nas FPGAs teras IC DE1-SoCdisponíveis no laboratório da Universidade, possui periféricos de depuração como display dos registradores do processador na saída de vídeo, além de outros periféricos como drivers de áudio e teclado para uma experiência mais completa de desenvolvimento, e permite que o processador seja substituído por implementações de diversas arquiteturas de32 bits com certa facilidade.