Campo Dublin Core | Valor | Língua |
dc.contributor.advisor | Guimarães, Janaína Gonçalves | - |
dc.contributor.author | Oliveira, Rayane de | - |
dc.identifier.citation | OLIVEIRA, Rayane de. Proposta de uma metodologia de projeto para uma porta lógica Não – E nanoeletrônica. 2009. 41 f. Monografia (Bacharelado em Engenharia Elétrica)-Universidade de Brasília, Brasília, 2009. | en |
dc.description | Monografia (graduação)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2009. | en |
dc.description.abstract | Dispositivos nanoeletrônicos muitas vezes funcionam apenas em condições ideais ou bem próximas disso. A célula digital que implementa a função lógica Não - E, objeto de estudo deste trabalho, é um destes dispositivos. Esta célula digital foi retirada de um trabalho acadêmico anterior. Este trabalho fez uma comparação entre 4 diferentes arquiteturas que implementam a função lógica Não – E e concluiu que uma delas apresentava melhores condições de funcionamento. Esta célula, a de melhor performance, é a utilizada neste trabalho. Neste contexto, o objetivo central deste trabalho é modificar as condições de operação desta célula digital. Mais especificamente, elevar sua temperatura de operação modificando assim o padrão de funcionamento. A temperatura de operação de circuitos nanoeletrônicos é um fator limitante para sua fabricação, por isso, este trabalho tem por objetivo elevar a temperatura de operação deste dispositivo para dar mais um passo rumo à fabricação em larga escala. Este trabalho também apresenta um multiplexador que tem por unidade básica a célula digital Não – E. Este dispositivo também opera em condições bem próximas da ideal. O trabalho também objetiva a elevação da temperatura desta arquitetura. Visando os mesmos motivos da célula digital Não – E. | en |
dc.rights | Acesso Aberto | en |
dc.subject.keyword | Circuitos integrados | en |
dc.subject.keyword | Circuitos lógicos | en |
dc.subject.keyword | Nanotecnologia | en |
dc.title | Proposta de uma metodologia de projeto para uma porta lógica Não – E nanoeletrônica | en |
dc.type | Trabalho de Conclusão de Curso - Graduação - Bacharelado | en |
dc.date.accessioned | 2011-01-04T11:46:07Z | - |
dc.date.available | 2011-01-04T11:46:07Z | - |
dc.date.issued | 2011-01-04T11:46:07Z | - |
dc.date.submitted | 2009-08 | - |
dc.identifier.uri | http://bdm.unb.br/handle/10483/1375 | - |
dc.language.iso | Português | en |
dc.identifier.doi | http://dx.doi.org/10.26512/2009.08.TCC.1375 | - |
Aparece na Coleção: | Engenharia Elétrica
|