Projeto de um sintetizador de frequência para transceptor CMOS 920 mhz embarcado em um SoC

Abstract

Este trabalho apresenta o projeto de um sintetizador de frequência em tecnologia 0.35um 3.3V CMOS, baseado na arquitetura de um Phase-Locked Loop (PLL) capaz de sintetizar a frequência de 920MHz - faixa de 890MHz a 1050MHz - utilizando uma topologia de VCO com compensação de atraso. São apresentadas as etapas de desenvolvimento de cada um dos circuitos que fazem parte do PLL, bem como os problemas e limitações encontrados em cada um dos projetos.