Utilize este link para identificar ou citar este item:
https://bdm.unb.br/handle/10483/1393
Título: | Projeto de um sintetizador de frequência para transceptor CMOS 920 mhz embarcado em um SoC |
Autor(es): | Neves, Leonardo Camargo |
Orientador(es): | Costa, José Camargo da |
Assunto: | CMOS (Semicondutores Complementares de Óxido Metálico) Circuitos integrados Processamento de sinais Sistema em chip |
Data de apresentação: | Ago-2010 |
Data de publicação: | 6-Jan-2011 |
Referência: | NEVES, Leonardo Camargo. Projeto de um sintetizador de frequência para transceptor CMOS 920 mhz embarcado em um SoC. 2010. 38 f. Monografia (Bacharelado em Engenharia Elétrica)-Universidade de Brasília, Brasília, 2010. |
Resumo: | Este trabalho apresenta o projeto de um sintetizador de frequência em tecnologia 0.35um 3.3V CMOS, baseado na arquitetura de um Phase-Locked Loop (PLL) capaz de sintetizar a frequência de 920MHz - faixa de 890MHz a 1050MHz - utilizando uma topologia de VCO com compensação de atraso. São apresentadas as etapas de desenvolvimento de cada um dos circuitos que fazem parte do PLL, bem como os problemas e limitações encontrados em cada um dos projetos. |
Informações adicionais: | Monografia (graduação)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2010. |
DOI: | http://dx.doi.org/10.26512/2010.08.TCC.1393 |
Aparece na Coleção: | Engenharia Elétrica
|
Todos os itens na BDM estão protegidos por copyright. Todos os direitos reservados.