| Campo Dublin Core | Valor | Língua |
|---|
| dc.contributor.advisor | Costa, José Camargo da | - |
| dc.contributor.author | Neves, Leonardo Camargo | - |
| dc.identifier.citation | NEVES, Leonardo Camargo. Projeto de um sintetizador de frequência para transceptor CMOS 920 mhz embarcado em um SoC. 2010. 38 f. Monografia (Bacharelado em Engenharia Elétrica)-Universidade de Brasília, Brasília, 2010. | en |
| dc.description | Monografia (graduação)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2010. | en |
| dc.description.abstract | Este trabalho apresenta o projeto de um sintetizador de frequência em tecnologia 0.35um 3.3V CMOS, baseado na arquitetura de um Phase-Locked Loop (PLL) capaz de sintetizar a frequência de 920MHz - faixa de 890MHz a 1050MHz - utilizando uma topologia de VCO com compensação de atraso. São apresentadas as etapas de desenvolvimento de cada um dos circuitos que fazem parte do PLL, bem como os problemas e limitações encontrados em cada um dos projetos. | en |
| dc.rights | Acesso Aberto | en |
| dc.subject.keyword | CMOS (Semicondutores Complementares de Óxido Metálico) | en |
| dc.subject.keyword | Circuitos integrados | en |
| dc.subject.keyword | Processamento de sinais | en |
| dc.subject.keyword | Sistema em chip | en |
| dc.title | Projeto de um sintetizador de frequência para transceptor CMOS 920 mhz embarcado em um SoC | en |
| dc.type | Trabalho de Conclusão de Curso - Graduação - Bacharelado | en |
| dc.date.accessioned | 2011-01-06T13:07:01Z | - |
| dc.date.available | 2011-01-06T13:07:01Z | - |
| dc.date.issued | 2011-01-06T13:07:01Z | - |
| dc.date.submitted | 2010-08 | - |
| dc.identifier.uri | http://bdm.unb.br/handle/10483/1393 | - |
| dc.language.iso | Português | en |
| dc.identifier.doi | http://dx.doi.org/10.26512/2010.08.TCC.1393 | - |
| Aparece na Coleção: | Engenharia Elétrica
|
