Título: | Desenvolvimento de um regulador de tensão Low Dropout Capacitor-less em tecnologia CMOS de 22nm para microcontrolador de 32 bits com aplicações em IoT |
Autor(es): | Lima, Luís Victor Neves |
Orientador(es): | Haddad, Sandro Augusto Pavlik |
Assunto: | Regulação de tensão Circuitos eletrônicos Microcontroladores |
Data de apresentação: | 15-Dez-2023 |
Data de publicação: | 10-Jun-2024 |
Referência: | LIMA, Luís Victor Neves. Desenvolvimento de um regulador de tensão Low Dropout Capacitor-less em tecnologia CMOS de 22nm para microcontrolador de 32 bits com aplicações em IoT. 2023. 60 f., il. Trabalho de conclusão de curso (Bacharelado em Engenharia Eletrônica) — Universidade de Brasília, Brasília, 2023. |
Resumo: | A Universidade de Brasília (UnB) é responsável pelo projeto de um Circuito Integrado
de Gerência de Potência (PMIC) para aplicação em um microcontrolador de 32 bits,
produzido em parceria com outras universidades federais. O projeto de um PMIC eficiente
e compacto é crucial para Systems on Chip (SoCs). Os reguladores de tensão Low dropout
(LDO) fazem parte integrante do gerenciamento de potência, tornando-se alternativas
viáveis quando a queda de tensão entre a entrada e a saída não é considerável, promovendo
a eficiência do circuito. Este estudo aborda a discussão e o projeto de uma topologia
de amplificador de erro de dois estágios classe AB, bem como a configuração do LDO
capacitor-less, incluindo o dimensionamento do transistor de passagem e dos resistores de
realimentação. Com um capacitor de compensação de 10pF, o regulador implementado
utilizando tecnologia CMOS de 22nm da TSMC opera com uma tensão típica de 2,5V e
fornece 0,8V para uma carga máxima de 100mA, com uma corrente quiescente de 30µA
e uma tensão de dropout de 550mV. A rejeição de ruído da fonte de alimentação é de -32
dB @ 10 kHz. |
Abstract: | The University of Brasília (UnB) is responsible for the design of a Power Management
Integrated Circuit (PMIC) for use in a 32-bit microcontroller, produced in partnership
with other federal universities. Designing an efficient and compact PMIC is crucial for
Systems on Chips (SoCs). Low drop-out voltage regulators (LDOs) are an integral part
of power management, becoming viable alternatives when the voltage drop between input
and output is not considerable, promoting circuit efficiency. This study addresses the
discussion and design of a two-stage class AB error amplifier topology, as well as the
configuration of the capacitor-less LDO, including the sizing of the pass transistor and
feedback resistors. With a compensation capacitor of 10pF, the regulator implemented
using 22nm CMOS technology from TSMC operates at a typical voltage of 2.5V and
provides 0.8V for a maximum load of 100mA, with a quiescent current of 30µA and a
dropout voltage of 550mV. The power supply noise rejection is -32 dB @ 10 kHz. |
Informações adicionais: | Trabalho de conclusão de curso (graduação) — Universidade de Brasília, Faculdade UnB Gama, 2023. |
Licença: | A concessão da licença deste item refere-se ao termo de autorização impresso assinado pelo autor que autoriza a Biblioteca Digital da Produção Intelectual Discente da Universidade de Brasília (BDM) a disponibilizar o trabalho de conclusão de curso por meio do sítio bdm.unb.br, com as seguintes condições: disponível sob Licença Creative Commons 4.0 International, que permite copiar, distribuir e transmitir o trabalho, desde que seja citado o autor e licenciante. Não permite o uso para fins comerciais nem a adaptação desta. |
Aparece na Coleção: | Engenharia Eletrônica
|
Todos os itens na BDM estão protegidos por copyright. Todos os direitos reservados.