Implementação em SoC FPGA dos Módulos de Codificação e MF-TDMA do Protocolo DVB-RCS2

Abstract

Este trabalho apresentará estudos e implementações de módulos do protocolo Digital Video Broadcasting - Return Channel via Satellite (DVB-RCS2). O protocolo DVB-RCS2 é utilizado principalmente para transmissão satelital de TV digital, sendo capaz de prover conexão a usuários em tempo real em diversos tipos, como texto, voz e imagens. Desta forma, este sistema é capazes de realizar uma comunicação com uma central chamada HUB, e a partir das informações obtidas desta, o sistema deve ser capaz de codificar um sinal e realizar a sua transmissão. O protocolo DVB-RCS2 (ETSI, 2014-04) apresenta todas as etapas que envolvem a construção do sistema. Entretanto, as que serão abordadas neste trabalho são: modulation, spreading e o Multi-frequency time-division multiple access. Cada um destes módulos possui uma função específica no sistema. Os blocos de modulação são necessários para a correta codificação dos dados a serem transmitidos,tendo como base as diferentes taxas de códigos e os 4 tipos de modulação BPSK, QPSK,8PSK e 16-QAM. O módulo de spreading é necessário para uma codificação mais robustado sinal, tendo em vista sistemas em que a relação sinal ruido é muito baixa. O MF-TDMA é o módulo de controle do sistema, o qual realiza a comunicação com a HUB e recebe informações necessárias ao funcionamento do sistema em forma de tabelas e descritores e os utiliza para controle de transmissão e codificação do sistema. O trabalho apresenta a implementação do MF-TDMA aderente ao protocolo DVB-RCS2 em ARM, e a sua verificação foi feita a partir da constatação do correto funcionamento das transições de estado do sistema e do funcionamento de suas funções internas. A aplicação em Labview e o python serão utilizados para a visualização do correto funcionamento da maquina de estados do sistema, bem como das funções de aquisição de timeslots para transmissão. A implementação dos módulos spreading e modulation do codificador RCS2 foi feita em ARM e foi validada a partir de modelos implementados em python e octave. Como referencia para a implementação do bloco modulation, serão utilizado trabalhos anteriores que implementaram o filtro Square-Root Raised Cosine (SRRC). O bloco de sincronismo de relógio do MF-TDMA foi implementado tendo como referencia 2 trabalhos que implementaram o sistema a partir de um sistema Phase Locked Loop (PLL). Os resultados alcançados incluem quanto ao codificador RCS2 a comparação do sistema implementado em ARM com os modelos de referencia em Python, o tempo de execução de cada um dos módulos desenvolvidos e a demonstração prática usando rádios definidos por software (SDRs) do correto funcionamento dos estados que foram codificados do MF-TDMA.