Teste, projeto e verificação funcional de uma tag de RFID de 13,56 MHz

Abstract

A proposta deste trabalho consiste no projeto e verificação funcional, utilizando modelos de alto nível descritos em Verilog-AMS de um front-end analógico de uma tag passiva de RFID de 13,56 MHz. Dois circuitos desta tag foram criados, utilizando a tecnologia TSMC 0.18 um, por alunos de iniciação cientifica da faculdade UnB – campus Gama, posteriormente mandados para fabricação e encapsulados em um modelo JLCC 68. Foram feitos testes em laboratório, a fim de caracterizar cada um destes circuitos, com o intuito de saber como se comportavam na prática, e baseado no resultado avaliou-se a necessidade de reprojetá-los. Concomitantemente, houve também a realização do projeto elétrico e o respectivo layout dos blocos individuais restantes que compõem o front-end analógico da tag utilizando o simulador CADENCE Virtuoso. Em paralelo, simulações mistas dos blocos em Verilog-AMS com o circuito elétrico foram realizadas a fim de validar os circuitos projetados. Para a realização deste projeto foi utilizada a metodologia de projeto “Top-Down”.