| Resumo: | Técnicas de projeto de circuitos digitais atualmente se baseiam principalmente em métodos top-down, que utilizam um conjunto de regras e restrições para auxiliar a construção do projeto. Por conta disso, ainda há um espaço desconhecido de soluções para vários problemas. Algoritmos genéticos, por outro lado, constroem soluções utilizando uma metodologia bottom-up, e provaram-se úteis para problemas de alta complexidade e de otimização. Este trabalho propõe um novo algoritmo, denominado HMC-CGP, com convergência e otimização eficientes para problemas de síntese circuitos digitais. Em sua essência, esse algoritmo opera encontrando uma solução funcional utilizando a técnica MC-CGP e, em seguida, buscando otimizá-la utilizando CGP. Os circuitos utilizados para testes foram somadores de 1 e 2 bits, multiplicador de 2 bits e decodificador para display de 7 segmentos. Os resultados observados mostram que o método converge mais rapidamente para uma resposta válida do que o método CGP convencional e atinge patamares de até 50% de redução para números de portas e transistores. ____________________________________________________________________________ ABSTRACT
Current digital circuit design techniques are based on top-down methods, which depend on a set of rules and restrictions made to help the design process. Because of that, there is still an unknown space of solutions for many problems. Genetic algorithms, on the other hand, build solutions by using a bottom-up methodology and have proven themselves useful for high complexity and optimization problems. This work proposes a new algorithm, called HMC-CGP, for efficient convergence and optimization of digital circuit sintesis problems. In its essence, this algorithm first finds a functionally correct solution by making use of a technique called MC-CGP and, in its next phase, optimizes it by using another technique called CGP.The circuits of the one and two bits adders, two bits multiplier and 7 segment display are used to verify the algorithm. The results show that the proposed algorithm converges faster to a functional circuit than the common CGP technique. The optimization phase was able to reduce gate and transistor counts by up to 50%. |
