Campo Dublin Core | Valor | Língua |
dc.contributor.advisor | Muñoz Arboleda, Daniel Mauricio | - |
dc.contributor.author | Rabelo, Rafael Tolentino | - |
dc.identifier.citation | RABELO, Rafael Tolentino. Arquitetura de hardware dedicada de uma rede neural perceptron para reconhecimento de terreno aplicado a robótica móvel. 2014. 39 f., il. Monografia (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2014. | en |
dc.description | Monografia (graduação)—Universidade de Brasília, Faculdade UnB Gama, Curso de Engenharia Eletrônica, 2014. | en |
dc.description.abstract | Este trabalho visa à implementação em FPGAs (Field Programmable Gate
Arrays) de uma rede neural perceptron multicamadas para a classificação de terreno.
Para tal, utilizou-se um acelerômetro de 3 eixos para medir as variações de aceleração que um robô sofre em quatro tipos de terreno: arenoso, asfalto, grama e terra. Uma rede neural do tipo perceptron multicamada foi treinada para poder realizar o processo de classificação. Após o treinamento da rede, obteve-se os pesos e os bias da rede para realizar a descrição em hardware e implementação do modelo matemático da rede em FPGAs. Resultados experimentais demonstraram que o desempenho em termos do erro de classificação é melhorado quando os dados de entrada são uma medida estatística da aceleração. Foi usada a média de 32 amostras para compor cada conjunto de entrada da rede. Adicionalmente, os resultados demonstraram que a rede treinada com 8 neurônios na camada escondida alcança o melhor fator custo-benefício. Comparações numéricas entre os resultados obtidos em software e hardware foram realizados para validação da arquitetura, demonstrando a corretude da implementação. Finalmente, os circuitos desenvolvidos foram caracterizados em termos do consumo de recursos, frequência de operação e consumo de potência. O tempo de execução em diversas plataformas embarcadas foi estimado, demonstrando que a arquitetura proposta alcança fatores de aceleração de três ordens de magnitude se comparado com processadores de software embarcados MicroBlaze e Atmel, e quatro vezes se comparado com um processador Intel Core i7. _____________________________________________________________________________ ABSTRACT | en |
dc.description.abstract | This work proposes an FPGA (Field Programmable Gate Arrays) implementation of a multilayer perceptron neural network for terrain classification. A 3-axis accelerometer was used for acquiring the acceleration variation that a robot suffers when moving on four different terrains: sand, asfalt, grass and soil. A multilayer perceptron neural network was trained in order to perform the classification process. Afterwards, the trained weight and bias were used to implement in FPGAs a hardware mathematical model of the proposed network. Experimental results have demonstrated that the network performance in terms of classification error was improved when using statistical values of the acceleration as input data. Thus, the mean value of 32 samples was computed in order to compose the input data set of the proposed neural netwrok. Numerical comparisons between hardware and software results, using the Matlab as statistical estimator, were used for validating the hardware implementation. Finally, the implemented circuits were characterizaed in terms of the consumption of hardware resources, operational frequency and power consumption. The execution time using three software-based embedded platforms were estimated. The proposed architecture achieves speed-up factors of three order of magnitude in comparison with the MicroBlaze and Atmel software processors, as well as, four times in comparision with an Intel Core i7 solution. | en |
dc.rights | Acesso Aberto | en |
dc.subject.keyword | Redes neurais (Computação) | en |
dc.subject.keyword | Circuitos integrados digitais | en |
dc.subject.keyword | Hardware | en |
dc.subject.keyword | Robótica | en |
dc.title | Arquitetura de hardware dedicada de uma rede neural perceptron para reconhecimento de terreno aplicado a robótica móvel | en |
dc.type | Trabalho de Conclusão de Curso - Graduação - Bacharelado | en |
dc.date.accessioned | 2014-08-12T01:14:03Z | - |
dc.date.available | 2014-08-12T01:14:03Z | - |
dc.date.issued | 2014-08-12T01:14:03Z | - |
dc.date.submitted | 2014-06-24 | - |
dc.identifier.uri | http://bdm.unb.br/handle/10483/8109 | - |
dc.language.iso | Português | en |
Aparece na Coleção: | Engenharia Eletrônica
|