| Resumo: | Os requerimentos de desempenho de aplicações de processamento de imagens têm aumentado continuamente a demanda por poder computacional, especialmente no que se refere a processamento em tempo real. Aplicações modernas como rastreamento, estimação de movimento, localização e mapeamento simultâneos
(SLAM) e reconhecimento de objetos utilizam usualmente algoritmos de detecção de cantos como uma de suas primeiras etapas. É, portanto, essencial a execução desses algoritmos de forma eficiente. Nesse sentido, FPGAs proporcionam o desempenho do hardware, fazendo o uso de processamento paralelo, enquanto mantém a flexibilidade do software, com um custo relativamente baixo. A partir do referencial teórico levantado, este trabalho propõe e implementa uma arquitetura de hardware em dispositivo reconfigurável FPGA, para realizar a detecção de cantos de imagens em tempo real. Os resultados obtidos demonstraram a eficiência alcançada com a implementação proposta, que foi validada por meio de comparações com implementações em arquiteturas de computadores convencionais. ______________________________________________________________________________ ABSTRACT
The performance requirements of image processing applications have been steadily increasing the demand for computational power, particularly in regard of real-time processing. Many applications such as feature tracking, motion estimation, simultaneous localization and mapping (SLAM) and object recognition usually have corner detection algorithms as one of its first steps. It is essential to perform these algorithms efficiently. Therefore, FPGAs provide hardware performance, with the advantages of parallel processing, while maintaining the flexibility of software, with a relatively low cost. This work proposes and implements an architecture for reconfigurable FPGA device to perform real-time corner detection in digital images. The results showed the efficiency achieved with the proposed implementation, which has been validated by comparisons with a conventional computer architecture implementation. |
