Evolução de um Simulador de Linha de Comando para Suporte e Correção de Atividades Práticas em Arquitetura de Computadores

Abstract

Simuladores são utilizados no ensino de linguagem de montagem, permitindo a experimentação prática das arquiteturas de processadores, cujas operações são determinadas por conjuntos de instruções. Entre essas arquiteturas, o RISC-V ganhou destaque e a utilização de simuladores no ensino de linguagem de montagem assembly se mostrou cada vez mais eficiente. A correção automática de exercícios relacionados à arquitetura de computadores exige um simulador otimizado para lidar com diversas atividades práticas de programação associadas ao RISC-V, por meio de um software de correção automática, também conhecido como juiz eletrônico. O objetivo deste projeto foi mapear e evoluir um simulador que pudesse auxiliar e atender às necessidades das atividades práticas para a ISA RISC-V no contexto do ensino de arquitetura de computadores, resultando em um simulador aprimorado, que executa os códigos RISC-V de forma estável e consistente, além de oferecer suporte à entrada e saída de diversos tipos primitivos de dados.