Desenvolvimento de um co-projeto hardware-software para uma rede convolucional para estimativa da frequência cardíaca fetal

Abstract

Atualmente, uma das aplicações das redes neurais artificiais é o seu uso para obter a frequência cardíaca fetal a partir do aECG materno. Dessa forma, é possível realizar a aceleração em hardware da RNA, visando uma melhor eficiência de tempo de execução e de consumo energético. Com isso, o presente projeto consiste em utilizar a abordagem co-projeto Hardware-Software na implementação em FPGA de uma Rede Neural Convolucional para estimar a frequência cardíaca fetal. Inicialmente, a rede neural completa foi descrita em C e executada como software embarcado no microprocessador ARM de um kit de desenvolvimento Zynq SoC para identificar as camadas de maior tempo de execução. Em seguida, as camadas convolucionais que promoveram maior atraso foram implementadas em VHDL e validadas em hardware, obtendo-se um ganho considerável de tempo em relação à implementação feita apenas em software. No caso, a segunda, a terceira e a quarta camadas convolucionais da CNN utilizaram uma representação em ponto flutuante de 27 bits, de modo que a segunda camada implementada em hardware acelerou em 3,25 vezes com um EQM de 0,0001895; já a terceira camada foi acelerada em 2 vezes com um EQM de 0,0003257 e a quarta foi acelerada em 1,05 vezes com um EQM igual a 2,860758e-12, sendo que a comparação do tempo é com um processador de frequência de clock 6,67 vezes maior. A quarta camada convolucional implementada foi escolhida para ser encapsulada em uma IP na interface AXI4-Stream, realizando a comunicação com o bloco de processamento do SoC Zedboard por meio do AXI DMA. Além disso, o bloco IP obtido após o encapsulamento da camada obteve uma performance de 455 MFLOPS/W, mostrando-se cerca de 3 vezes mais eficiente que o próprio ARM Cortex-A9 presente na Zedboard.