Aceleração de algoritmos de minimização da métrica lp de sinais para compressive sensing com base em FPGAs

Abstract

Os diversos avanços na tecnologia dos sensores de imageamento têm proporcionado uma evolução significativa na captura de figuras singulares, das quais, é possível obter uma gama de informações relevantes para o contexto atual. Por exemplo, imagens de satélites capturadas no domínio multiespectral tem auxiliado autoridades públicas a detectarem diversos crimes ambientais, tais como, atividades de pecuária ilegal, desmatamento e mineração irregular. Um outro exemplo de progresso considerável é constatado na modalidade de imageamento médico. O aumento da resolução e do contraste de imagens anatômicas têm viabilizado o diagnóstico precoce de doenças, de forma a colaborar com os profissionais de saúde, acelerando o início do tratamento apropriado. Entretanto, principalmente para os exemplos citados, esse sensoriamento moderno possui um alto custo e tempo de captura envolvidos, de maneira que, a demora na aquisição das imagens pode inviabilizar determinadas aplicações. Tomando as máquinas de ressonância magnética (MRI) como exemplo, um simples exame de imagem sagital do encéfalo chega a custar alguns milhares de dólares e durar cerca de algumas horas. O que não é apenas caro e desconfortável, mas também é crítico nos casos de pacientes que não podem ficar muito tempo parados na máquina. Dessa forma, a redução do tempo de captura dessas imagens é de extrema relevância. Uma técnica consolidada capaz de mitigar o tempo envolvido na aquisição de dados é o Compressive Sensing (CS). Como o nome sugere, o CS é uma técnica de processamento capaz de reconstruir sinais com uma taxa de amostragem sub-Nyquist, ou a partir de medidas lineares limitadas. O CS se aproveita da existência de domínios transformados em que os sinais a serem reconstruídos são esparsos. Basicamente, as técnicas propostas tentam resolver sistemas lineares indeterminados com a minimização da solução mais esparsa possível. Assim, desde que as condições de esparsidade e incoerência sejam respeitadas, é possível reconstruir sinais com uma alta taxa de confiabilidade utilizando um número reduzido de medidas. No caso de imagens reais, a solução de sistemas lineares indeterminados não é algo simples. Normalmente, é necessário um tempo comparativamente alto e recursos de processamento mais elevados em relação à aquisição de dados em alta densidade. Um método que tem obtido êxito na redução do tempo de processamento de sinais e imagens é a implementação acelerada em hardware dedicado com programação em Field Programmable Gate Array (FPGA). O dinamismo da programação de circuitos eletrônicos possibilita a aceleração de várias rotinas de software, paralelizando as etapas de cálculo, o que é impraticável para um processador normal. À vista disso, este trabalho propõem um método para realização da implementação em FPGA de um algoritmo de minimização de ℓp, que é um dos principais algoritmos para reconstrução de imagem em Compressive Sensing. Substituindo os recursos utilizados para a aquisição de medidas por recursos de processamento acelerados com implementações paralelizadas em hardware. Neste sentido, foram realizados alguns estudos com imagens reais reconstruídas em Python. Nos exemplos gerados foi constatado que cerca de 80% do tempo da reconstrução por CS é gasto com a resolução de sistemas lineares no método indireto. Sendo assim, inicialmente, o trabalho consistirá na implementação e análise do núcleo de processamento da Fast Fourier Transform (FFT), Intellectual Property (IP) disponibilizada pela empresa Xilinx, em conjunto com um processador programando em Pyhton, de forma que as chamadas de função da FFT serão aceleradas em hardware. Será avaliada a eficácia e os ganhos de tempo da abordagem citada. Depois disso, constatado o aumento da eficiência, também será desenvolvida uma IP na liguagem de descrição de hardware VHDL (Very High Speed Integrated Circuits Hardware Description Language) própria para paralelizar a resolução dos sistemas lineares utilizando o método indireto conhecido como Conjugate Gradient (CG). A princípio com sinais de pequenas dimensões (para viabilizar a implementação) e, posteriormente, será realizada a validação da implementação, comparando o tempo de processamento gasto em software com o processamento em hardware. Finalmente, será feita uma avaliação da viabilidade da implementação do Compressive Sensing completo em FPGA utilizando as IPs do Conjugate Gradient e da FFT para processamento em System on a Chip (SoC), utilizando técnicas de CS avançadas, como a pré-filtragem, para reconstrução de imagens reais.