Implementação eficiente de um módulo de detecção de movimento em vídeo para SoC FPGA

Abstract

Este trabalho propõe uma implementação eficiente para detecção de movimento em vídeo a partir de otimizações na técnica de diferenciação temporal e fatiamento das imagens em regiões de pixel, com objetivo de evitar falsos positivos na detecção de movimento causado pela projeção de sombras no cenário monitorado. O algoritmo desenvolvido foi descrito como uma máquina de estados finita, ou da sigla em inglês FSM, e validado primeiramente em software através de uma aplicação Python. Em seguida, o algoritmo foi codificado para linguagem de descrição de hardware, VHDL, com o auxilio da plataforma de desenvolvimento Vivado. O resultado da simulação comportamental indicou que o algoritmo proposto compara um par de frames, com dimensões de 640x480p, em menos de 13 ms, se garantido um novo pixels a cada 10ns, ou seja, conseguindo operar a quase 160 fps. Em termos de implementação em hardware o algoritmo embarcado apresentou consumo energético de aproximadamente 0,02W e, em termos de consumo de recursos, utilizou apenas 12% das LUTs e 11% dos Flip-Flops disponíveis no SoC FPGA modelo PYNQ-Z2, utilizada no protótipo do projeto. Todavia, devido a utilização de um barramento AXI-Lite entre os ambientes de software, que captura e pre-processa as imagens, e hardware,que aplica o algoritmo de detecção de movimento, a velocidade de envio dos pixels de um ambiente para o outro se mostrou insuficiente para alcançar a velocidade da simulação comportamental. Porém, desconsiderando a velocidade de processamento, os resultados se mostraram semelhantes tanto na FSM em software via aplicação Python, quanto na simulação comportamental via Vivado e até mesmo quando embarcado na plataforma PYNQ-Z2, o que valida o funcionamento do algoritmo proposto.