Utilize este link para identificar ou citar este item: https://bdm.unb.br/handle/10483/20842
Arquivos neste item:
Arquivo Descrição TamanhoFormato 
2018_HelenoDaSMorais_OzielDaSSantos_tcc.pdf2,13 MBAdobe PDFver/abrir
Registro completo
Campo Dublin CoreValorLíngua
dc.contributor.advisorCosta, Marcus Vinícius Chaffim-
dc.contributor.authorMorais, Heleno da Silva-
dc.contributor.authorSantos, Oziel da Silva-
dc.identifier.citationMORAIS, Heleno da Silva; SANTOS, Oziel da Silva. Estudo comparativo da implementação coprocessada em sistemas em chip do algoritmo de treinamento do classificador LDA aplicado em interfaces cérebro-máquina. 2018. 64 f., il. Trabalho de Conclusão de Curso (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2018.pt_BR
dc.descriptionTrabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama, 2018.pt_BR
dc.description.abstractAs Interfaces Cérebro-Máquina (BCI, do inglês Brain Computer Interfaces são sistemas capazes de realizar uma comunicação entre o cérebro e dispositivos eletrônicos. Cada vez mais estudadas no âmbito científico as BCIs já apresentam um grande número de aplicações. Um dos principais procedimentos para implementação de uma BCI é a classificação dos sinais gerados pelo cérebro, pois é após a classificação que os processos de comandos são executados. Existem vários algoritmos que realizam este tipo de classificação, um deles é o classificador Linear Discriminant Analysis (LDA). Em 2010 o cientista francês Fabien Lotte publicou um trabalho no qual realiza a implementação deste classificador, obtendo como melhor resultado de acurácia 96,43% na classificação de sinais de imagética motora, fornecidos pela competição BCI Competition III. Um dos pontos importantes e de maior necessidade de processamento para implementação deste classificador é processo de treinamento, nos quais são obtidos os hiperplanos capazes de separar as classes dos sinais em estudo. Um dos sistemas capazes acelerar algoritmos que realizam este tipo de cálculo são os SoCs que contêm FPGA, nos quais são explorados os paralelismos de processos. Sendo assim, neste trabalho é apresentado um estudo da implementação em cálculos de ponto flutante do algoritmo de treinamento do classificador LDA em um sistema coprocessado hardware-software utilizando o Sistema em Chip (SoC, do inglês System on Chip) Zynq-7000 (composto por um processador ARM Cortex A9 dual core e um FPGA Artix-7 ). Esta implementação é comparada com a implementação em Matlab desenvolvida por Fabien Lotte e a implementação em um sistema embarcado utilizando Linguagem de programação C. Os resultados mostraram que o algoritmo implementado em linguagem C apresentou melhor desempenho computacional da ordem de 93 vezes mais rápido que o algoritmo executado em Matlab. Já o sistema coprocessado apresenta um melhor desempenho em funções de cálculo devido ao seu paralelismo. Entretanto a latência do barramento de comunicação do sistema em hardware com o sistema em software é um limitante do seu desempenho, apresentando velocidade de processamento de aproximadamente 8 vezes mais rápido que a implementação em Matlab. Além disso, as implementações em linguagem C e sistema coprocessado apresentaram um consumo energético de aproximadamente 7 vezes menor que a implementação em um computador tradicional.pt_BR
dc.rightsAcesso Abertopt_BR
dc.subject.keywordInterface cérebro-computadorpt_BR
dc.subject.keywordInteração homem-máquinapt_BR
dc.subject.keywordSistemas embarcados (Computadores)pt_BR
dc.titleEstudo comparativo da implementação coprocessada em sistemas em chip do algoritmo de treinamento do classificador LDA aplicado em interfaces cérebro-máquinapt_BR
dc.typeTrabalho de Conclusão de Curso - Graduação - Bachareladopt_BR
dc.date.accessioned2018-10-18T12:20:44Z-
dc.date.available2018-10-18T12:20:44Z-
dc.date.submitted2018-07-06-
dc.identifier.urihttp://bdm.unb.br/handle/10483/20842-
dc.language.isoPortuguêspt_BR
dc.contributor.advisorcoMuñoz Arboleda, Daniel Mauricio-
dc.description.abstract1The Brain Computer Interface (BCI) are systems capable of making a communication between the brain and electronical devices. As they are scientifically studied more and more, BCIs already present a big number of applications. One of the main principles of implementation of a BCI is the classification of the signals generated by the brain and starting from the classification that the processes of commands are executed. There are numerous algorithms that perform this type of classification, one of them is the Linear Discriminant Analysis classifier (LDA). In 2010 the French scientist Fabien Lotte published a work in which realizes the implementation of this classifier, obtaining as best result of accuracy 96.43% in the classification of signals of motor imagery provided by the BCI Competition III. One of the important points and the greater processing need to implement this classifier is a process of training, in which the hyperplanes capable of separating classes from the signals in study are obtained. These hyperplanes are obtained through matrix calculations. One of the systems able to accelerate algorithms that perform this type of calculation are System on Chip (SoC) that contain FPGA, in which the parallelism of processes is explored. Therefore, in this work it is presented a study of the implementation in floatingpoint calculations of the algorithm of training of the LDA classifier in a hardware-software co-processed system using the Zynq-7000 SoC system (consisting of an ARM Cortex A9 dual core processor and a FPGA Artix-7). In which it compares with implementations in Matlab developed by Fabien Lotte and the implementation of a embedded system using C programming language. The results showed that the algorithm implemented in C language presented better computational performance of the order of 93 times faster than the algorithm executed in Matlab. The co-processed system performs better in computing functions because of its parallelism. However, the system communication bus latency in hardware with the software system is a limitation of its performance, presenting speed approximately 8 times faster than the Matlab implementation. In addition, implementations in C and co-processed Language presented a energy consumption approximately 7 times lower than the traditional computer.pt_BR
Aparece na Coleção:Engenharia Eletrônica



Este item está licenciado na Licença Creative Commons Creative Commons