Campo Dublin Core | Valor | Língua |
dc.contributor.advisor | Medeiros, José Edil Guimarães de | - |
dc.contributor.author | Trevisan, Gabriel Vinícius | - |
dc.identifier.citation | TREVISAN, Gabriel Vinícius. Análise de Physical Unclonable Functions baseadas em osciladores em anel em FPGA. 2014. iv, 50 f., il. Monografia (Bacharelado em Engenharia Elétrica)—Universidade de Brasília, Brasília, 2014. | en |
dc.description | Monografia (graduação)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2014. | en |
dc.description.abstract | O presente texto apresenta a implementação de uma Physical Unclonable Function (PUF) baseada em osciladores em anel em FPGA. Neste trabalho, é verificado como as saídas do circuito variam com o tempo e como essas respostas variam ao se utilizar componentes diferentes dentro da mesma FPGA. O trabalho mostra que caso os mesmos componentes sejam usados, o erro absoluto entre duas respostas em instantes de tempo diferentes não passa de 1%. Porém caso diferentes componentes da mesma FPGA sejam usados, o erro absoluto entre duas respostas que usam componentes diferentes chega a ser maior do que 20%. Esse resultado indica que além de osciladores em anel serem componentes promissores na fabricação de PUFs, ele indica que FPGAs são boas plataformas para abrigar tais PUFs, pois a unicidade da PUF depende não só da FPGA, mas também da região na qual o circuito foi mapeado. Pode-se sugerir em trabalhos futuros a verificação de tais resultados para uma população mais ampla de FPGAs em condições diferentes de temperatura e tensão de alimentação. | en |
dc.rights | Acesso Aberto | en |
dc.title | Análise de Physical Unclonable Functions baseadas em osciladores em anel em FPGA | en |
dc.type | Trabalho de Conclusão de Curso - Graduação - Bacharelado | en |
dc.date.accessioned | 2016-07-19T19:46:09Z | - |
dc.date.available | 2016-07-19T19:46:09Z | - |
dc.date.issued | 2016-07-19T19:46:09Z | - |
dc.date.submitted | 2014 | - |
dc.identifier.uri | http://bdm.unb.br/handle/10483/13749 | - |
dc.language.iso | Português | en |
dc.subject | Funções Fisicamente Inclonáveis | en |
dc.subject | Physically Unclonable Functions (PUFs) | - |
dc.subject | FPGAs (Field Programmable Gate Arrays) | - |
dc.description.abstract1 | The following text introduces an FPGA based Physical Unclonable Function implementation. This paper shows the PUF outputs for both same bitstream configuration file, and different bitstream configuration file. These outputs are then compared and it can be seen that absolute errors from same bitstream PUFs are less than 1%, while absolute errors from PUFs using different bitstreams, even though they dwell in the same FPGA, can be higher than 20%. This result indicates that not only ring oscillator are promissing devices in PUF design, but FPGAs are also interesting platforms to host ring oscillator PUFs. For future work, different temperature and power supply conditions should be investigated, along with tests in a wider population of FPGAs. | en |
Aparece na Coleção: | Engenharia Elétrica
|