Projetos dos blocos Charge Pump, Loop Filter e PFD do Phase Locked Loop de um transceptor ZigBee

Abstract

A proposta deste trabalho consiste no desenvolvimento de três blocos essenciais de um Phase Locked Loop (PLL), que será utilizado em um transceptor ZigBee com frequência de operação de 2,4GHZ, e fará parte um uma banco de modelos de protocolos de rádio frequência RF geridos pela FGA. Os blocos projetados são o Phase Frequency Detector (PFD), a Charge Pump e o Loop Filter. O projeto segue uma metodologia tradicional Top-Down, usando uma linguagem Verilog-AMS para os modelos de alto nível. Portanto, no início são desenvolvidos os modelos de alto nível, com o objetivo de extrair a especificação blocos. Em seguida, os blocos serão concebidos no nível do transistor para, no final, os esquemas serem gerado. O projeto foi desenvolvido com a tecnologia de TSMC 0.18μm e as ferramentas CADENCE para a simulação e validação dos blocos projetados. ________________________________________________________________________________ ABSTRACT

The purpose of this work is to design and model three essential building blocks of a phase locked loop (PLL); the Phase Frequency Detector (PFD), the Charge Pump and Loop Filter. This PLL will be used in a ZigBee transceiver with operating frequency of 2.4GHz. This project is part of an effort of the FGA researchers, aiming the development of a library with high level models of RF building blocks and transceivers used in traditional RF protocols. The design will follow a traditional top-down methodology, using Verilog-AMS language for the high level models. Therefore at the beginning the high level models will be developed, aiming to extract the blocks specification. Then, the blocks will be designed in the transistor level for, at the end, the layouts can be generated. The project will be developed using the 0.18μm CMOS TSMC technology installed in the CADENCE tools.