Navegando por Assunto Verilog-AMS

Pular para: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
ou entre as primeiras letras:  
Mostrando resultados 1 a 2 de 2
Data de publicaçãoData de apresentaçãoTítuloAutor(es)Orientador(es)Coorientador(es)
14-Ago-20175-Jul-2017Estudo de um modelo de conversor A/D com níveis de quantização configuráveisRibeiro, Mateus Alves BotelhoCafé, Daniel Chaves-
18-Dez-20142014Modelagem em Verilog-AMS de uma tag passiva de RFID e projeto elétrico do demodulador ASKPortugal Filho, Marlon CarvalhoAmaral, Wellington Avelino do-