



Universidade de Brasília – UnB

Faculdade de Tecnologia – FT

Departamento de Engenharia Elétrica – ENE

## Estágio Supervisionado II

# Gerador de Funções Digital Sintetizado

Orientador:

Adson Ferreira da Rocha

Aluno:

Renato da Costa Martins – 98/20191

Período:

2º/2003

## *Apresentação*

A presente monografia relata as atividades desenvolvidas, durante o segundo semestre de 2003 referentes à disciplina Estágio Supervisionado II, pelo aluno Renato da Costa Martins, orientado pelo Professor Adson Ferreira da Rocha. Esta disciplina é de cunho obrigatório para a obtenção de grau em Engenheiro Eletricista concedido pela Universidade de Brasília.

O texto trata do projeto de um gerador de funções desenvolvido através de síntese digital direta (DDS – Direct Digital Synthesis), implementado por software em um microcontrolador, abrangendo diversas aplicações, dentre as quais se destacam: sinais para teste de circuitos de áudio e de telecomunicação, fonte de clock para circuitos digitais, teste e levantamento de curvas de filtros, etc.

O gerador será constituído de um hardware e de dois softwares.

O hardware do gerador engloba duas partes: uma de controle do gerador, constituída de um microcontrolador, um teclado e um display de duas linhas de dezesseis caracteres cada; e outra de geração dos sinais, constituída de um microcontrolador, um conversor D/A, um filtro e um amplificador de saída.

O software principal executa as funções de varredura do teclado, escrita no display e envio dos dados para o gerador, via porta serial. Já o software do gerador simplesmente executa a função de geração, sob o comando do microcontrolador principal.

## ***Índice***

<i><b>Capítulo 1 – Introdução</b></i> .....	01
<i><b>Capítulo 2 – Metodologia</b></i> .....	03
<i><b>Capítulo 3 – Avaliação de alguns tipos de Síntese de Freqüência</b></i> .....	05
3.1 Introdução .....	05
3.2 Sintetizador de Freqüência .....	06
3.2.1 Síntese Analógica Direta .....	07
3.2.2 Síntese Indireta (PLL – Phase Locked Loop) .....	08
3.2.3 Síntese Digital Direta (DDS – Direct Digital Synthesis) .....	09
<i><b>Capítulo 4 – Modelagem do Gerador usando um Sistema DDS</b></i> .....	13
4.1 Introdução .....	13
4.2 Gerador de Funções .....	14
4.3 Módulo de Geração .....	15
4.4 Módulo de Controle .....	17
4.5 Circuitos Auxiliares .....	18
4.5.1 Fonte de Alimentação .....	18
4.5.2 Filtro .....	18
4.5.3 Amplificador de Saída .....	18

---

<b>Capítulo 5 – Descrição do Hardware .....</b>	<b>19</b>
5.1 Introdução .....	19
5.2 Descrição do Módulo de Controle .....	20
5.3 Descrição do Módulo de Geração .....	22
5.4 Descrição do Filtro e do Amplificador de Saída .....	24
5.5 Descrição da Fonte de Alimentação .....	28
<b>Capítulo 6 – Descrição do Software .....</b>	<b>30</b>
6.1 Introdução .....	30
6.2 Descrição do Software de Controle .....	30
6.3 Descrição do Software de Geração .....	32
<b>Capítulo 7 – Conclusão .....</b>	<b>33</b>
<b>Bibliografia .....</b>	<b>34</b>
<b>Anexo I – Especificações do Projeto</b>	
<b>Anexo II – Esquemas</b>	
<b>Anexo III – Listagem do Software de Controle</b>	
<b>Anexo IV – Listagem do Software de Geração</b>	
<b>Anexo V - Fotos</b>	

## **Capítulo 1**


### **Introdução**

A síntese digital direta (DDS – Direct Digital Synthesis) surgiu no começo dos anos 70, sendo a mais recente técnica desenvolvida para síntese de frequência. Com a implementação de um software que realiza a síntese digital direta dentro de um microcontrolador, será confeccionado um gerador de funções digital sintetizado para a geração de quatro tipos de formas de onda: senoidal, quadrada, triangular e dente de serra. Entre as inúmeras aplicações de um gerador de funções, se destacam as seguintes:

- Geração de sinais para testes de circuitos de áudio e de telecomunicação;
- Fonte de clock para circuitos digitais;
- Teste e levantamento de curvas de filtros.

No gerador serão utilizados dois microcontroladores (um de controle e um de geração). Incorpora ainda um teclado para a definição e o comando da forma de onda e do valor da frequência, e um display para visualização. A parte da geração terá um conversor D/A (rede R-2R), um filtro para eliminar o ruído de quantização do sinal e um amplificador de saída.

A grande vantagem de um gerador de funções feito com DDS em relação a outro, feito com técnicas analógicas, está na precisão da frequência, devido ao fato da frequência sintetizada no gerador estar diretamente ligada à precisão do cristal oscilador; e ainda, na resolução da frequência selecionada, que pode chegar aos  $\mu\text{Hz}$ , dependendo da quantidade de bits da palavra de ajuste de frequência, que varia tipicamente entre 24 e 48 bits. Quanto maior a quantidade de bits, mais a resolução se aproxima dos  $\mu\text{Hz}$  [3].



Atualmente, um sistema DDS é uma boa alternativa ao sintetizador analógico tradicional, devido ao baixo custo, a larga escala de integração e a miniaturização dos componentes. Deve-se salientar que o gerador de funções proposto será feito por software em um microcontrolador, e não por hardware, como um DDS em um circuito integrado dedicado, visando assim um menor custo de projeto.

O Capítulo 2 apresenta toda a metodologia utilizada, descrevendo sucintamente cada etapa para a realização do projeto.

O Capítulo 3 trata da avaliação de alguns métodos de síntese de frequência: indireta (PLL), analógica direta e digital direta (DDS)

O Capítulo 4 trata da modelagem do gerador empregando a síntese digital direta (DDS).

O Capítulo 5 apresenta a descrição do hardware referente ao projeto desenvolvido.

O Capítulo 6 apresenta a descrição dos softwares referente ao projeto desenvolvido.

O Capítulo 7 diz respeito à conclusão do projeto realizado, apresentando as possíveis implementações futuras.

## **Capítulo 2**

### ***Metodologia***

Após o estudo de vários tutoriais e artigos encontrados na Internet sobre sintetizadores, optou-se por empregar a técnica da síntese digital direta (DDS – Direct Digital Synthesis) no projeto, pois a mesma permite a geração de formas de onda arbitrárias.


Isto é particularmente interessante, pois possibilita a síntese de praticamente qualquer instrumento musical, visto que cada um possui um conteúdo harmônico diferente e, evidentemente, formas de onda diferentes.

Esse estudo foi feito para a elaboração de um sintetizador musical, mas devido ao seu elevado nível de complexidade e às dificuldades para a implementação de um hardware tão grande, foi proposta a mudança para um gerador de funções sintetizado, visto que desta forma o projeto teria condição de ser totalmente implementado, não ficando apenas na teoria.

O gerador dispõe de dois microcontroladores e circuitos digitais tratados em sala de aula em cadeiras oferecidas pelo Departamento de Engenharia Elétrica, e são as seguintes:

- Sistemas Digitais 1;
- Sistemas Digitais 2;
- Arquitetura de Processadores Digitais.

Após uma avaliação dos microcontroladores encontrados normalmente no mercado (8051, PIC e AVR), optou-se pelo uso do AVR no circuito do gerador. Além de ser o mais rápido dentre os três (executa um ciclo de instrução por ciclo de clock), possui também uma estrutura de registradores que permite a soma entre dois registradores em um só ciclo (possui



**ENE - UnB**

16 registradores que podem executar qualquer operação lógica e aritmética). Isso nos permitiu gerar frequências mais altas, algo em torno de 300 kHz para a senóide.

## **Capítulo 3**

### ***Avaliação de alguns tipos de Síntese de Frequência***

#### **3.1 – Introdução**

A síntese digital direta (DDS – Direct Digital Synthesis) é a técnica aplicada no sintetizador que tem a mesma sigla (DDS – Direct Digital Synthesizer). A síntese é feita por um acumulador de fase constituído por um somador e um registrador de fase, que manda a informação para a parte da memória que contém a tabela onde estão os dados que serão enviados ao conversor D/A responsável por fornecer o sinal de saída requerido. Na memória do microcontrolador serão armazenadas as quatro tabelas das quatro formas de onda que poderão ser produzidas pelo gerador de funções digital sintetizado.

Existem dois outros tipos de sintetizadores: um realiza a síntese direta analógica, através de uma combinação de misturador, filtro e divisor; e o outro realiza a síntese indireta (PLL), através de um circuito eletrônico formado por um detector de fase, um filtro passa-baixa e um oscilador controlado por tensão (VCO).

### 3.2 – Sintetizador de Frequência

Um sintetizador de frequência é um circuito eletrônico capaz de gerar, a partir de uma frequência de referência, uma outra frequência, definida por um seletor de frequência (mecânico ou eletrônico). A precisão da frequência gerada é a mesma da frequência de referência, sendo medida em partes por milhão. A qualidade do sintetizador é avaliada principalmente pela pureza espectral da frequência gerada e é afetada diretamente pelo processo de síntese, sendo que existe sempre uma correlação entre a frequência de referência e a frequência de saída. Um sintetizador de frequência é mostrado na figura 1 [3].

#### Sintetizador de Frequência




Figura 1: Sintetizador de frequência.

Existem 3 técnicas de síntese de frequência:

- Analógica direta (combinação de misturador/filtro/divisor);
- Indireta (PLL – Phase Locked Loop);
- Digital direta (DDS – Direct Digital Synthesis).

Cada uma dessas técnicas tem vantagens e desvantagens, requerendo uma análise específica para cada uma.

### 3.2.1 Síntese Analógica Direta

A síntese analógica direta é mostrada na figura 2 [3], conforme vemos a seguir:

#### Síntese Direta Analógica




Figura 2: Síntese analógica direta.

Essa técnica usa a multiplicação, a divisão, e outras manipulações matemáticas para gerar a nova frequência desejada. A síntese é chamada "direta" porque não requer processo de correção de erro. A qualidade do sinal de saída está relacionada diretamente com a qualidade do sinal de referência. O ruído de fase é muito baixo, principalmente perto da frequência de referência. Também tem a vantagem de trocar de frequência muito rápido, pois não depende de realimentação, como na síntese indireta (PLL), que veremos mais à frente. A principal desvantagem é seu alto custo, pois requer circuitos muito complexos, principalmente quando se tem necessidade de uma alta resolução da frequência gerada.

A figura acima mostra um primeiro estágio de um sintetizador desse tipo, que requer vários estágios semelhantes, em cascata, para podermos obter qualquer nível de resolução.

Uma característica muito interessante é sua capacidade de retornar a alguma frequência selecionada anteriormente, na mesma fase em que ela estava, como se nunca tivesse sido selecionada outra frequência; esta característica é chamada de "memória de fase". Esta característica pode ser útil em determinadas situações, mas deve ser levado em conta o alto custo deste tipo de sintetizador, devido ao elevado número de filtros para cada uma das frequências. Os divisores da Figura 2 reduzem um pouco o custo do sintetizador, mas aumentam diferenças de fase.

### 3.2.2 Síntese Indireta (PLL – Phase Locked Loop)

A síntese indireta é mostrada na figura 3 [3], conforme vemos a seguir:

#### PLL - Phase Locked Loop




Figura 3: Síntese indireta (PLL - Phase Locked Loop).

Essa técnica compara a saída com um oscilador controlado por tensão (VCO – Voltage Controlled Oscillator) com um sinal de referência. Os erros são detectados por um comparador de fase, cuja saída alimenta um filtro passa-baixa que produz uma tensão

de correção do VCO. Essa técnica não permite troca rápida de frequência, além de possuir um ruído de fase mais significativo.

Essa técnica é muito usada para gerar a frequência do oscilador local em receptores e transmissores de sistemas de telecomunicação em geral (receptores de AM e FM, televisores, celulares, receptores de TV via satélite, etc.).

### 3.2.3 Síntese Digital Direta (DDS – Direct Digital Synthesis)

A síntese digital direta é mostrada na figura 4 [4], conforme vemos a seguir:

#### Síntese Digital Direta (DDS)





Figura 4: Síntese digital direta (DDS – Direct Digital Synthesis).

Essa técnica utiliza um somador e um registrador de fase. O somador realiza a soma da palavra binária de ajuste de frequência com a saída do registrador de fase; o resultado desta



soma fica armazenado no próprio registrador de fase, sendo que uma parte desses bits (os mais significativos) vão endereçar uma tabela, onde está definida a forma de onda desejada. A cada ciclo de clock é efetuada uma nova soma e um novo acesso à tabela, sendo que para se construir um ciclo completo da forma de onda a ser gerada, são necessários  $2^n$  ciclos de clock, dividido pelo número da palavra de ajuste.

A frequência de saída do sinal gerado é dada por [4]:

$$f_o = \frac{M * f_{clk}}{2^n} \quad (3.1)$$

onde:

- $f_o$  é a frequência de saída da onda selecionada;
- $M$  é a palavra de ajuste de frequência;
- $f_{clk}$  é a frequência de clock;
- $n$  é o tamanho da palavra de ajuste.

Conforme vemos na equação (3.1), a frequência do sinal de saída  $f_o$  é um fator da frequência do clock de referência  $f_{clk}$ , sendo este fator igual a  $\frac{M}{2^n}$ ; e, sabendo que o  $2^n$  de um DDS é fixo, pois é determinado no projeto, temos que quem determina a frequência de saída é  $M$ , uma vez que  $f_{clk}$  normalmente é fixo.

Na figura 5 [4] temos os pontos que formarão nossa função de saída:




Figura 5: Roda de Fases.

Pressupondo que o DDS esteja gerando uma senóide, cada ponto da roda de fases corresponde a um *step* da forma de onda amostrada. Um ciclo completo de uma senóide correspondente é gerado a cada volta na roda de fases.

Os 4 bits mais significativos da palavra de ajuste, para a roda de fases da figura acima, fornecem uma senóide com 16 *steps* ( $2^4 = 16$ ). Considerando-se que o DDS deste exemplo seja de 6 bits, a roda de fases daria uma volta completa a cada 64 ciclos do clock de referencia, se a palavra de ajuste fosse 1, duas voltas se fosse 2, três voltas se fosse 3, e assim sucessivamente. Desta forma teremos, para cada volta da roda de fases, um ciclo do sinal de saída. Diante do exposto, podemos concluir que a palavra de ajuste configura apenas a frequência.

Temos também a considerar que a qualidade do sinal gerado é determinada pelo tamanho da tabela onde estão contidas as informações de nível de cada ponto do sinal gerado. Quanto maior a quantidade de informações de nível, melhor a qualidade, visto que o ruído de quantização se torna menor, à medida que cresce o número de degraus armazenados na tabela.

Conforme a roda de fases mostrada anteriormente, temos que os 4 bits mais significativos da palavra de ajuste acessam a tabela com a senóide, que manda os dados para o conversor D/A, que por sua vez converte os dados num sinal analógico, que, devido a sucessão de dados, desenham a senóide.

A figura abaixo demonstra como é construída uma forma de onda:

### Correlação da Roda de Fases com a Senóide




Figura 6: Correlação da roda de fases com a forma de onda construída.

## **Capítulo 4**

### ***Modelagem do Gerador usando um Sistema DDS***

#### **4.1 – Introdução**

O gerador será implementado usando um microcontrolador AVR tipo AT90S2313 [2], sendo que teremos no software, três partes distintas: uma de comunicação, que é encarregada de receber os dados (frequência e forma de onda) a serem gerados; outra onde estão as tabelas das quatro formas de onda (senóide, quadrada, triangular e dente de serra); e, por último, a parte principal, que fica continuamente coletando e transferindo para o conversor D/A, os dados correspondentes à forma de onda a ser gerada.

## 4.2 – Gerador de Funções

Na figura abaixo, temos o diagrama de blocos mostrando o gerador de funções:

### Diagrama de Blocos do Gerador de Funções




Figura 7: Diagrama de blocos do gerador de funções.

### 4.3 – Módulo de Geração

O gerador de funções desenvolvido utiliza a técnica da síntese digital direta com uma palavra de ajuste de 24 bits e um conversor D/A de 8 bits baseado numa rede R-2R.

Na figura abaixo, temos o diagrama de blocos mostrando o módulo de geração:




Figura 8: Diagrama de blocos do módulo de geração.

Considerando o tamanho da palavra de ajuste ( $2^n = 2^{24} = 16.777.216$ ); e que, para termos a menor frequência,  $M$  deve ser igual a 1 (um); e como decidimos que o gerador deverá ter uma resolução de 0,1 Hz, a menor frequência também fica sendo 0,1 Hz.

Aplicando esses valores na equação (3.1), temos que:

$$0,1 = \frac{1 * f_{clk}}{16.777.216} \Rightarrow f_{clk} = 1.677.721,6 \text{ Hz.}$$

Essa frequência é o clock equivalente para que um circuito integrado DDS, com  $n = 24$  bits, tenha uma resolução de 0,1 Hz. Como o DDS em questão é feito por software e

leva 9 ciclos de instrução para realizar a soma no registrador de fase, buscar o nível equivalente na tabela e enviar para o conversor D/A, concluí-se que a frequência do cristal deve ser igual a:

$$f_{cristal} = 9 * 1.677.721,6 \Rightarrow f_{cristal} = 15.099.494,4 \text{ Hz.}$$

O acumulador de fase é composto, como já foi dito, por um somador e por um registrador de fase. Conseqüentemente, como o nosso gerador é construído, baseado num microcontrolador, o acumulador de fase e o somador não existem fisicamente como um bloco isolado, sendo que a função de somador é efetuada através de instruções de adição dentro da unidade lógica e aritmética (ULA) do microcontrolador, e o registrador de fase é formado pelos registradores R30, R29 e R28, sendo cada um destes de 8 bits, o conjunto dos três registradores citados, formam os 24 bits necessários. Os 24 bits da palavra de ajuste também são armazenados em 3 registradores de 8 bits (R19, R18 e R17).

Diante do exposto, nosso *loop* de geração fica da seguinte forma:

Gera:

```
ADD   R28,R17
ADC   ..R29,R18
ADC   R30,R19           ; Soma dos 24 bits
LPM                   ; Busca do nível na tabela
OUT   PortB,R0         ; Envia nível para o conversor D/A
RJMP  Gera             ; Volta a executar uma nova operação
```

#### 4.4 – Módulo de Controle

Na figura abaixo, temos o diagrama de blocos mostrando o módulo de controle:

### Módulo de Controle




Figura 9: Diagrama de blocos do módulo de controle.

Como vemos na figura, o módulo de controle é formado por um teclado de 4 linhas por 4 colunas, com um total de 16 teclas; por um microcontrolador do tipo AT89C51 [1]; e por um display de 2 linhas de 16 caracteres cada.

Este módulo tem a função de coletar os dados fornecidos pelo teclado, colocá-los no display e enviá-los pela porta serial (UART) do AT89C51 [1] ao módulo de geração.

## **4.5 – Circuitos Auxiliares**

### **4.5.1 – Fonte de Alimentação**

É formada por um transformador abaixador 220 Vac / 10 + 10 Vac, retificadores, capacitores de filtro e regulador de tensão. A mesma fornece + 12 Vdc e – 12 Vdc para o circuito amplificador do filtro e para o circuito amplificador de saída; e, ainda, + 5 Vdc para a alimentação de toda a parte lógica (microcontroladores e display).

### **4.5.2 – Filtro**

O circuito do filtro é composto por um amplificador operacional de entrada destinado a oferecer uma alta impedância à saída do conversor D/A e uma baixa impedância de saída para excitar o filtro LC, que tem uma impedância baixa.

A saída deste filtro é seguida de mais um amplificador operacional cuja função é compensar a perda de inserção provocada pelo filtro.

### **4.5.3 – Amplificador de Saída**

O amplificador de saída é composto por um amplificador operacional e dois transistores destinados a oferecer uma baixíssima impedância de saída do gerador. Possui também dois potenciômetros destinados, um a ajustar o nível do sinal de saída, e outro ao ajuste do *offset* DC deste mesmo sinal.

## **Capítulo 5**

### ***Descrição do Hardware***

#### **5.1 – Introdução**

O gerador de funções é composto de quatro módulos básicos, mostrados abaixo:

- Módulo de controle;
- Módulo de geração;
- Filtro e amplificador de saída;
- Fonte de alimentação.

Esses módulos serão descritos nos itens subseqüentes.

## 5.2 – Descrição do Módulo de Controle

O módulo de controle é composto por:

- CI1 (Circuito Integrado AT89C51 );
- R1 a R4 (Resistores de 47 k $\Omega$ );
- CH1 a CH16 (Chaves de contato momentâneo);
- C1 (Capacitor eletrolítico de 1  $\mu$ F / 63 V);
- C2 e C3 (Capacitores cerâmicos de 22 pF);
- C4 (Capacitor cerâmico de 100 nF);
- X1 (Cristal oscilador de 11,0592 MHz);
- DISP1 (Display LCD de 2 linhas de 16 caracteres cada).

A parte mais importante do módulo de controle é formada pelo microcontrolador AT89C51 [1], que executa as funções de varredura do teclado, composto por CH1 a CH16, destinadas à coleta dos dados fornecidos pelo usuário; R1 a R4 também fazem parte do referido teclado, como resistores de *pull-up*, visto que os pinos da porta de retorno do teclado (P0.0 a P0.3) não contém os resistores de *pull-up* internamente. Outra parte importante é o display, que se destina a informar ao usuário a frequência e a forma de onda do sinal que está sendo gerado no momento, além de mostrar o retorno do que for digitado no teclado.

O capacitor C1 tem a função de resetar o microcontrolador no momento que o circuito for energizado.

O conjunto X1, C2 e C3, mais o amplificador inversor interno do microcontrolador, formam o oscilador que fornece toda a base de tempo para este circuito.

Finalmente, o capacitor C4 tem a finalidade de minimizar os ruídos provocados pelo chaveamento dos circuitos digitais internos do microcontrolador, ruídos estes que aparecem na barra de alimentação.

A figura abaixo corresponde ao módulo de controle:




Figura 10: Módulo de controle.

### **5.3 – Descrição do Módulo de Geração**

O módulo de geração é composto por:


- CI2 (Circuito Integrado AT90S2313);
- R7, R8, R10, R12, R14, R16, R18, R20 e R22 (Resistores de 6,8 k $\Omega$ );
- R9, R11, R13, R15, R17, R19 e R21 (Resistores de 3,3 k $\Omega$ );
- C5 e C6 (Capacitores cerâmicos de 22 pF);
- C7 (Capacitor cerâmico de 100 nF);
- X2 (Cristal oscilador de 15,099494 MHz).

A parte mais importante do módulo de geração é formada pelo microcontrolador AT90S2313 [2], que executa as funções de acumulador de fase via software, recepção da comunicação serial proveniente do módulo de controle e de *latch* de dados para o conversor D/A, que é formado pelos resistores de R7 a R22, numa configuração R-2R.

O reset neste microcontrolador não precisa de componente externo.

O conjunto C5, C6 e X2 mais o amplificador inversor interno do microcontrolador, formam o oscilador que fornece toda a base de tempo para este circuito.

Finalmente, o capacitor C7 tem a finalidade de minimizar os ruídos provocados pelo chaveamento dos circuitos digitais internos do microcontrolador, ruídos estes que aparecem na barra de alimentação.



A figura abaixo corresponde ao módulo de geração:





Figura 11: Módulo de geração.

#### **5.4 – Descrição do Filtro e do Amplificador de Saída**

Este módulo é composto por:

- CI3 (Circuito Integrado LF353);
- CI4 (Circuito Integrado LM318);
- R23, R35 e R36 (Resistores de 1,2 k $\Omega$ );
- R24 e R26 (Resistores de 18 k $\Omega$ );
- R25 (Resistor de 1 k $\Omega$ );
- R27 e R28 (Resistores de 220  $\Omega$ );
- R29 (Resistor de 330  $\Omega$ );
- R30 e R37 (Resistores de 2,7 k $\Omega$ );
- R31 (Resistor de 10 k $\Omega$ );
- R32 (Resistor de 22 k $\Omega$ );
- R33 e R34 (Resistores de 2,7  $\Omega$ );
- P1 (Potenciômetro de 10 k $\Omega$ );
- P2 (Potenciômetro de 4,7 k $\Omega$ );
- C8 e C12 (Capacitores cerâmicos de 100 nF);
- C9 e C11 (Capacitores cerâmicos de 1 nF);
- C10 (Capacitor cerâmico de 3,3 nF);
- C13 (Capacitor cerâmico de 2,2 pF);
- L1 e L2 (Indutores de 100  $\mu$ H);



- D1 e D2 (Diodos 1N4148);
- T1 (Transistor BD139);
- T2 (Transistor BD140).

O conjunto formado por CI3B, R23, R24, R26, R29, C8 e C12 formam um amplificador, que se destina a apresentar uma alta impedância para o conversor D/A e oferecer uma baixa impedância para o circuito do filtro; tem também a função de mudar o *offset* DC do sinal fornecido pelo conversor D/A (aproximadamente 2,5 Vdc) para um *offset* DC ao redor de 0 V (zero volts).

A figura abaixo corresponde ao primeiro estágio do amplificador do filtro:




Figura 12: Primeiro estágio do amplificador do filtro.

A seguir, temos o filtro formado pelos componentes R27, L1, L2, C9, C10 e C11, conjunto este que forma um filtro passa-baixa LC com frequência de corte de 500 kHz aproximadamente. Este filtro tem como função eliminar o ruído de quantização.

A figura abaixo corresponde ao filtro:




Figura 13: Filtro.

Temos ainda um estágio amplificador formado por R25, R28 e CI3A que se destina a compensar a atenuação produzida pelo filtro.

A figura abaixo corresponde ao segundo estágio do amplificador do filtro:




Figura 14: Segundo estágio do amplificador do filtro.

O amplificador de saída é formado por R30 a R37, T1, T2, D1, D2, P1, P2, C13 e CI4. Este conjunto amplifica o sinal proveniente de CI3A e se destina a dar um ganho de pouco mais de 2 ao sinal, e através de T1 e T2, entregar o sinal para a saída com uma impedância de saída extremamente baixa.

Neste conjunto contamos também com um ajuste de nível de saída executado por P1 e um ajuste de *offset* DC.

A figura abaixo corresponde ao amplificador de saída:




Figura 15: Amplificador de saída.


### **5.5 – Descrição da Fonte de Alimentação**

Este módulo é composto por:

- CI5 (Circuito Integrado LM2931T);
- TR1 (Transformador de 220 Vac para 10 + 10 Vac);
- D3 a D6 (Diodos 1N4004);
- C14 e C16 (Capacitores eletrolíticos de 1000  $\mu\text{F}$  / 16 V);
- C15 (Capacitor eletrolítico de 220  $\mu\text{F}$  / 16 V).

A fonte de alimentação se destina a fornecer energia necessária para todo o conjunto e é formada por TR1, D3 a D6, C14 a C16 e CI5. A tensão de 10 + 10 Vac proveniente de TR1 é retificada por D3 a D6 num retificador de onda completa duplo, fornecendo + 12 Vdc e – 12 Vdc, tensões estas que são filtradas por C14 e C16, respectivamente.

A tensão de + 12 Vdc é rebaixada através de CI5 (regulador de tensão fixo de 5 V), destinada à alimentação de toda a parte lógica. O capacitor C15, além de complementar a filtragem, evita a ocorrência de oscilações parasitas no regulador de tensão.



A figura a seguir corresponde à fonte de alimentação:




Figura 16: Fonte de alimentação.

## Capítulo 6

### *Descrição do Software*

#### *6.1 – Introdução*

O nosso gerador necessita de dois softwares para o seu funcionamento: um para o módulo de controle; e outro para o módulo de geração. Ambos serão descritos a seguir.

#### *6.2 – Descrição do Software de Controle*

O software de controle é composto de várias rotinas, entre as quais consideramos, como principais, as de “varrer teclado”, “escrever no display”, “análise de comandos” e “transmissão serial”.


A rotina de varrer teclado funciona sob o *interrupt* do *timer* e é executada a cada milissegundo, endereça cada uma das 4 linhas do teclado e verifica o retorno de cada uma das quatro colunas, para verificar se tem alguma tecla apertada. Se houver tal ocorrência, executa também a função de *debounce*, para evitar que ruídos espúrios, produzidos pelas chaves, sejam aceitos como dados. O tempo deste *debounce* é de 50 ms.

A rotina de escrever no display também funciona sob o *timer* e é executada a cada milissegundo. Tem como função, transferir os dados de 32 bytes da RAM interna do microcontrolador, para as 32 posições de caracteres do display e transfere um caractere a cada milissegundo. Desta forma, temos nosso display mapeado na RAM do microcontrolador.

A rotina de análise de comandos verifica se a rotina de varrer teclado encontrou alguma tecla válida e executa procedimentos diferentes para cada uma das teclas, conforme descrito a seguir:

- Tecla de 0 a 9: Envia a referida tecla para display de entrada;
- Tecla “apaga”: Apaga o display de entrada;
- Tecla “entra”: Transfere frequência selecionada no display de entrada para o display de saída e envia a mesma para o módulo de geração através da porta serial, mantendo a forma de onda;
- Tecla “senóide”: Executa a mesma função da tecla “entra”, porém muda a forma de onda para a senóide; no entanto, se não tiver nenhuma frequência selecionada no display de entrada, a mesma simplesmente muda a forma de onda, mantendo a mesma frequência;
- Tecla “quadrada”: Executa a mesma função da tecla “entra”, porém muda a forma de onda para a quadrada; no entanto, se não tiver nenhuma frequência selecionada no display de entrada, a mesma simplesmente muda a forma de onda, mantendo a mesma frequência;
- Tecla “triangular”: Executa a mesma função da tecla “entra”, porém muda a forma de onda para a triangular; no entanto, se não tiver nenhuma frequência selecionada no display de entrada, a mesma simplesmente muda a forma de onda, mantendo a mesma frequência;
- Tecla “dente de serra”: Executa a mesma função da tecla “entra”, porém muda a forma de onda para a dente de serra; no entanto, se não tiver nenhuma frequência selecionada no display de entrada, a mesma simplesmente muda a forma de onda, mantendo a mesma frequência.

A rotina de transmissão serial, quando solicitada, simplesmente envia os dados para o módulo de geração.



### **6.3 – Descrição do Software de Geração**

O software de geração tem apenas duas rotinas: uma de receber dados pela porta serial; e outra, destinada à geração propriamente dita.

A rotina de receber dados entra em operação toda vez que chega um pacote de dados e provoca a geração de um *interrupt*. Sua função principal é receber 4 bytes do módulo de controle, sendo que os três primeiros correspondem à palavra de ajuste (24 bits) e o último byte corresponde à forma de onda a ser gerada.

A rotina de geração executa a função de acumulador de fase e envia através da porta “B” os dados coletados na tabela para o conversor D/A.

## Capítulo 7

### Conclusão

Com o emprego de dois microcontroladores de baixo custo, conseguimos construir um gerador de funções sintetizado usando a tecnologia DDS, com uma faixa de frequência que abrange desde 0,1 Hz a um máximo de 300 kHz, dependendo da forma de onda selecionada.


No futuro, com um pouco mais de trabalho, esta faixa possivelmente possa ser ampliada utilizando-se um filtro mais elaborado e amplificadores operacionais mais rápidos.

Também existe a possibilidade de ser gerada, a partir da saída triangular, uma onda quadrada que tenha seu *duty cycle* variável. Para tal pode-se utilizar um comparador que tenha uma de suas entradas conectada ao sinal do gerador, e que na outra se conecte uma referência que varie entre o pico máximo positivo e o pico máximo negativo do sinal triangular em questão.

Existe ainda a possibilidade de, através de um software de controle mais elaborado, se executar a função de *sweep* para uso na avaliação de circuitos de telecomunicação, filtros e amplificadores de áudio.

Podemos também gerar *burst* destinados à avaliação de resposta de transiente em circuitos amplificadores.

Por último, destacamos que, com o emprego de um microcontrolador que possua memória RAM interna suficiente, podemos gerar formas de onda arbitrárias.



## ***Bibliografia***


- [1] 8051 Flash Microcontroller Data Book; Atmel Corporation, December 1997.
- [2] AVR 8-bit RISC Microcontrollers Data Book; Atmel Corporation, August 1999.
- [3] Direct-Digital Frequency Synthesis; a basic tutorial; Osicom Technologies Inc.
- [4] A Technical Tutorial on Digital Signal Synthesis; Analog Devices Inc., 1999.

## Anexo I

# Especificações do Projeto

### **Especificações do Projeto:**



- a) Respostas de frequência da onda senoidal: 0,1 Hz a 200 kHz  $\pm$  0,5 dB e 0,1 Hz a 300 kHz  $+ 0,5$  dB  $- 1,5$  dB;
- b) Resposta de frequência da onda quadrada: 0,1 Hz a 100 kHz (17 V<sub>p-p</sub>  $\pm$  .1 V);
- c) Resposta de frequência da onda triangular: 0,1 Hz a 100 kHz (17 V<sub>p-p</sub>  $\pm$  .1 V);
- d) Resposta de frequência da onda dente de serra: 0,1 Hz a 100 kHz (17 V<sub>p-p</sub>  $\pm$  .1 V);
- e) Nível máximo senoidal: 6,0 V<sub>rms</sub>;
- f) Nível máximo quadrada: 17 V<sub>p-p</sub>;
- g) Nível máximo triangular: 17 V<sub>p-p</sub>;
- h) Nível máximo dente de serra: 17 V<sub>p-p</sub>;
- i) Offset DC do estágio de saída variável de + 9 V<sub>dc</sub> a – 9 V<sub>dc</sub>.







# Anexo II



  

# Esquemas










## Anexo III

# Listagem do Software de Controle

## Anexo IV

# Listagem do Software de Geração



# Anexo V

# Fotos

Apresentamos a seguir uma série de fotografias referentes ao projeto em questão:



Foto 1: Protótipo do Gerador de Funções.





Foto 2: Tela inicial do osciloscópio usado no desenvolvimento do gerador.





Foto 3: Onda Senoidal de 1 kHz.





Foto 4: Onda Quadrada de 1 kHz.





Foto 5: Onda Triangular de 1 kHz.





Foto 6: Onda Dente de Serra de 1 kHz.





Foto 7: Onda Senoidal de 10 kHz.





Foto 8: Onda Quadrada de 10 kHz.





Foto 9: Onda Triangular de 10 kHz.






Foto 10: Onda Dente de Serra de 10 kHz.



ENE - UnB




Foto 11: Onda Senoidal de 100 kHz.






Foto 12: Onda Quadrada de 100 kHz.



ENE - UnB




Foto 13: Onda Triangular de 100 kHz.






Foto 14: Onda Dente de Serra de 100 kHz.



ENE - UnB





Foto 15: Onda Senoidal de 200 kHz.



ENE - UnB





Foto 16: Onda Senoidal de 300 kHz.



## ***Agradecimentos***

**Ao meu Deus**

**À minha esposa Regina**

**Aos meus pais José Roberto e Maria Emília**

**Ao meu orientador Professor Doutor Adson Ferreira da Rocha**

**Aos meus parentes e amigos**