

Universidade de Brasília - UnB Faculdade UnB Gama - FGA Engenharia Eletrônica

### Desenvolvimento de um Transmissor UWB de uma Tag Passiva para o Monitoramento de Sinais Vitais

Autor: Julia Borges Silva Orientador: Prof. Dr. Wellington Avelino do Amaral

> Brasília, DF 2023



Julia Borges Silva

## Desenvolvimento de um Transmissor UWB de uma Tag Passiva para o Monitoramento de Sinais Vitais

Monografia submetida ao curso de graduação em Engenharia Eletrônica da Universidade de Brasília, como requisito parcial para obtenção do Título de Bacharel em Engenharia Eletrônica.

Universidade de Brasília - UnB Faculdade UnB Gama - FGA

Orientador: Prof. Dr. Wellington Avelino do Amaral

Brasília, DF 2023

Julia Borges Silva

Desenvolvimento de um Transmissor UWB de uma Tag Passiva para o Monitoramento de Sinais Vitais/ Julia Borges Silva. – Brasília, DF, 2023-

 $52~\mathrm{p.}$  : il. (algumas color.) ; 30 cm.

Orientador: Prof. Dr. Wellington Avelino do Amaral

Trabalho de Conclusão de Curso – Universidade de Brasília - Un<br/>B Faculdade Un<br/>B Gama - FGA , 2023.

1. Palavra-chave<br/>01. 2. Palavra-chave<br/>02. I. Prof. Dr. Wellington Avelino do Amaral. II. Universidade de Brasília. III. Faculdade Un<br/>B Gama. IV. Desenvolvimento de um Transmissor UWB de uma Tag<br/> Passiva para o Monitoramento de Sinais Vitais

Julia Borges Silva

### Desenvolvimento de um Transmissor UWB de uma Tag Passiva para o Monitoramento de Sinais Vitais

Monografia submetida ao curso de graduação em Engenharia Eletrônica da Universidade de Brasília, como requisito parcial para obtenção do Título de Bacharel em Engenharia Eletrônica.

Trabalho aprovado. Brasília, DF, 17 de fevereiro de 2023:



WELLINGTON AVELINO DO AMARAL Data: 25/02/2023 10:31:28-0300 Verifique em https://verificador.iti.br

Prof. Dr. Wellington Avelino do Amaral Orientador

Prof. Dr. Sandro Augusto Pavlik Haddad Convidado 1

Prof. Dr. Gilmar Silva Beserra Convidado 2

> Brasília, DF 2023

## Agradecimentos

Agradeço ao meu orientador Prof. Dr. Wellington Avelino do Amaral por ensinar com clareza. Sem o senhor, escrever o presente trabalho teria sido impossível.

Também gostaria de destacar todo o time de desenvolvimento do projeto: Aline, Luiz Henrique, Iago, Diego, Manu, Hércules, Emmanuel e Ciro, agradeço o apoio e paciência de todos. E um último destaque aos professores da banca, pela disponibilidade e prontidão para que esse projeto pudesse ser finalizado a tempo.

"A ave sai do ovo. O ovo é o mundo. Quem quiser nascer precisa destruir um mundo. (Hermann Hesse)

## Resumo

Em contexto de pandemias como a do vírus SARSD-Cov-2, tornou-se necessário um procedimento de monitoramento constante e remoto dos pacientes acometidos pela doença.Para o monitoramento de sinais vitais sem a necessidade de contato humano, propõe-se o projeto de um transmissor UWB (ultra wide band) como sub-bloco de uma tag de RFID (radio frequency identification) em tecnologia wearable para monitoramento da frequência cardíaca, respiratória e temperatura corporal em tecnologia UMC. O presente trabalho passa pelas fases do estudo da topologia do transmissor UWB, simulação de corners e layout com o objetivo de fabricar o transmissor como um bloco do circuito integrado da taq biomédica. Durante as simulações, a energia por pulso se manteve na ordem dos 100 pJ, como esperado, e foi possível controlar o atraso do pulso utilizando a tensão de alimentação do circuito integrado de 1.2V, com valores de pico entre 200 mV e 600 mV, com uma banda entre 3 e 10 GHz, propícia para comunicação da tag com outros dispositivos de diversas tecnologias, bem como um consumo próximo a outros circuitos com aplicação médica. Adicionalmente, parte do circuito foi separada do chip em função de limitações de área, tendo sido desenvolvida uma placa de circuito impressa para integração posterior com o resto do projeto.

Palavras-chaves: UWB, transmissor

## Abstract

For monitoring vital signs without human contact, a UWB transmitter is projected as a sub-block of an RFID tag as a wearable for monitoring heart rate, breath rate and body temperature in UMC technology. This need is justified by pandemic scenaris such as the one caused by the SARS-Cov-2 virus, in which a constant and remote monitoring procedure of patients affected by the disease was necessary. The following work goes through steps of topology study of the UWB transmitter, corners simulation and layout with the objective of manufacturing a transmitter as a subsystem of the biomedical integrated circuit tag. During simulations, the energy per pulse was about 100pJ, as expected, and it was possible to control the pulse delay using a 1.2 V voltage source, with peak values between 200 mV and 600 mV as an output with bandwidth between 3 and 10 GHz, fitting for the tag communication with other devices with variying technologies with power consumption close to other medical use transmitters. Additionally, part of the circuit was separated from the chip due to area constraints and a printed circuit board was developed for future external integration.

Key-words: UWB. trasmitter

# Lista de ilustrações

Figura 1 –	Tag RFID vestível para monitoramento remoto de sinais vitais	16
Figura 2 –	Diagrama de blocos do projeto completo da <i>tag</i> para medição de sinais	
	vitais	18
Figura 3 –	Impulso e resposta em frequência	20
Figura 4 –	Impulso monocíclico e resposta em frequência.	20
Figura 5 –	Diagrama de blocos em alto nível do transmissor escolhido	22
Figura 6 –	Circuito Inversor	23
Figura 7 –	Inversor e elemento de atraso	24
Figura 8 –	Circuito NOR	25
Figura 9 –	Diagrama de blocos do transmissor	25
Figura 10 –	Gráficos	25
Figura 11 –	Diagrama de blocos do gerador de pulso mono cíclico	26
Figura 12 –	Simulação para tamanho ótimo do W, com zoom na borda de subida	
	da saída do circuito	30
Figura 13 –	Testbench do filtro	32
Figura 14 –	Parâmetros S do filtro	32
Figura 15 –	Testbench do circuito	34
Figura 16 –	Saída do círcuito variando a tensão de controle	35
Figura 17 –	Saída do círcuito para tensão de controle igual a 0 V	35
Figura 18 –	Saída do círcuito para tensão de controle igual a 1.2 V $\ldots$	36
Figura 19 –	Saída do circuito comparada à tensão de entrada	36
Figura 20 –	PSD	37
Figura 21 –	Simulação pós layout com tensão de controle igual a 0V	38
Figura 22 –	Simulação pós layout com tensão de controle igual a 1,2 V	39
Figura 23 –	Simulação de extração de parasitas do <i>layout</i> final	39
Figura 24 –	Vista superior 2D da PCB integrando o filtro ao circuito da $tag$	40
Figura 25 –	Vista inferior 2D da PCB integrando o filtro ao circuito da $tag$	40
Figura 26 –	Layout da $tag$	40
Figura 27 –	Layout final do transmissor	41
Figura 28 –	Esquemático do encapsulamento do projeto	42
Figura 29 –	<i>Footprint</i> do <i>chip</i> encapsulado	42
Figura 30 –	Esquemático do gerador do pulso secundário	43
Figura 31 –	Simulação da segunda saída do gerador de pulso	43
Figura 32 –	Esquemático do gerador de pulso (uwb_tx_pulse) e filtro (uwb_tx_filter),	,
	formando o transmissor uwb_tx	49

# Lista de tabelas

Tabela 1 –	Pinos do circuito do transmissor	42
Tabela 2 –	Corners com tensão de controle em 1,2 V. $\ldots$	50
Tabela 3 –	Corners com tensão de controle em 0 V	51

# Lista de abreviaturas e siglas

UWB	Ultra Wideband
UHF	Ultra High Frequency
RF	Radiofrequência
PSD	power spectral density
FCC	Federal Communications Commission
ANATEL	Agência Nacional de Telecomunicações
CMOS	Complementary metal–oxide–semiconductor
CI	Circuito integrado
PCB	Printed circuit board
DRC	Design Rule Checking [RFID] Radio frequency identification
ERC	Eletrical Rule Checking
LVS	Layout vs. Schematic
SMD	Surface Mount Technology
SMA	SubMiniature version A
n	Nano
f	fento
G	Giga
р	pico
m	mili
m	Metro
W	Watt
J	Joule
EPP	Energy per pulse
	WPAN Wireless Personal Area Network

# Lista de símbolos

μ Micro

# Sumário

I.	INTRODUÇÃO	14
1	INTRODUÇÃO	15
1.1	Objetivos	16
1.2	Organização do trabalho	17
2	FUNDAMENTAÇÃO TEÓRICA	18
2.1	Sistema geral da <i>tag</i>	18
2.2	Sistemas UWB	19
2.2.1	Modulação	21
2.3	Transmissor UWB	21
2.3.1	Gerador de pulso	. 22
2.3.1.1	Inversor	. 22
2.3.1.2	Célula de atraso	24
2.3.1.3	Lógica NOR	. 24
2.4	Formatação do pulso	24
2.4.1	Filtro	26
п	METODOLOGIA	27
3	METODOLOGIA	28
3.1	Projeto do transmissor	29
3.1.1	Projeto do inversor	29
3.1.2	Capacitância shunt	30
3.1.3	Projeto do filtro	31
ш	RESULTADOS	33
4	PROJETO	34
4.1	Corners	36
4.2	Layout	37
4.3	Testes	41
5	CONSIDERAÇÕES FINAIS	45
5.1	Conclusões	45
5.2	Trabalhos Futuros	45

REFERÊNCIAS	46
ANEXOS	48
ANEXO A – ESQUEMÁTICOS DOS SUB-BLOCOS	49
ANEXO B – RESULTADOS DOS CORNERS	50

# Parte I

Introdução

## 1 Introdução

Após a introdução da segunda geração do padrão do UHF, a tecnologia de identificação por rádio-frequência (RFID) está substituindo código de barras em função de sua praticidade para enviar/receber informações, além de não apresentarem informação de maneira visível em itens. O fato da tecnologia RFID do tipo passiva disponibilizar *tags* de baixo-custo contribuiu para sua disseminação em diversas aplicações, como na substituição de código de barras, aplicações biomédicas e de localização, tornando os requisitos da tecnologia mais exigentes (DARDARI et al., 2016).

Em função das necessidades de um sistema sem fio e sem bateria com necessidade de maior faixa de operação, maior taxa de transmissão de dados, maior resolução para localização acurada e menor sensibilidade à interferência, a tecnologia UWB é combinada à *tag* como uma solução promissora aos problemas vindos de uma baixa largura de banda, porém, com o surgimento de problemas para alimentar um receptor UWB. Para isso, é utilizado um híbrido UHF/UWB, em que o circuito UWB transmite dados com suas altas taxas e menor sensibilidade e o UHF permite o controle e *power-up* da *tag*. No *uplink* (leitura da *tag*), a energia recuperada a partir do UHF dá espaço para que o transmissor IR-UWB (*impulse radio ultra wideband*) envie dados por um curto período de tempo em uma alta taxa de dados (ZOU Z.; LANDE, 2012).

O vírus SARS-Cov-2, COVID-19, surgiu em 2019 na China e chegou no Brasil em 2020, com o primeiro caso confirmado no dia 20 de janeiro. A partir de fevereiro de 2021, iniciou-se o ciclo de vacinação no Brasil (OPAS, 2022). A pandemia criou uma crise nos sistemas de saúde dos países, uma vez que os hospitais ficaram sobrecarregados com os casos da doença, sem um tratamento específico, e sem local nem equipamento para todas as internações necessárias. Já em 2022, houve um aumento de casos de *monkeypox* em países em que a doença não é endêmica, sendo que a transmissão entre humanos ocorre principalmente por meio de contato pessoal com secreções respiratórias, lesões de pele de pessoas infectadas ou objetos recentemente contaminados (SAúDE, 2022), mostrando que soluções para aplicações de contexto de pandemia ainda são necessárias fora da pandemia de COVID de 2020.

A partir do contexto da pandemia é possível perceber a necessidade de monitoramento a distância de informações como frequência respiratória, cardíaca e temperatura de pacientes, ou seja, sem a necessidade de contato humano e com a opção de cuidado em domicílio de pacientes menos graves. Como ilustrado na Figura 1, a *tag* grudada no peito do paciente monitoraria os sinais vitais, que podem ser enviados por meio de comunicação sem fio para outros dispositivos, disponibilizando em nuvem os dados do paciente de maneira eficiente e cômoda tanto para o paciente que estará em casa quanto para o hospital. Além disso, é possível perceber, pela Figura 1, que a *tag* sendo desenvolvida conta com um receptor para o sinais vitais, uma base para localização do usuário e alimentação utilizando *energy harvesting*.

Dessa maneira, o projeto se propõe a construir uma *tag* que possa ser colocada no paciente, utilizado como *wearable*, para envio desses sinais vitais utilizando alimentação e transmissão a partir de rádio frequência. O presente trabalho se propõe a projetar o transmissor UWB necessário para tal aplicação.



Figura 1 – Tag RFID vestível para monitoramento remoto de sinais vitais. Fonte: Baseado em (LYU; WANG; BABAKHANI, 2020).

### 1.1 Objetivos

Este trabalho tem como objetivo geral a implementação de um transmissor UWB em tecnologia CMOS  $0.18\mu$ . O sistema é formado por um gerador de pulso e filtro, com entrada digital e alimentação DC de 1.2V, com saída no formato de pulso gaussiano monocíclico para aplicação biomédica. Os principais requisitos são controle da duração e largura do pulso e baixo consumo, na ordem de pJ.

Já os objetivos específicos são:

- 1. Projetar um transmissor com controle de pulso e consumo na faixa de pJ;
- 2. Realizar simulações de corners em diferentes condições de temperatura e tensão;
- 3. Elaborar o *layout* utilizando a tecnologia CMOS UMC  $0.18\mu$ ;
- 4. Realizar simulações de extração de parasitas do layout do transmissor;
- 5. Elaborar um teste inicial de bancada para garantir que o circuito produzido funciona;

### 1.2 Organização do trabalho

De maneira a facilitar o entendimento do trabalho, o mesmo será dividido em 4 capítulos.

A Introdução dá a contextualização do trabalho em cenários de pandemia, descrição da solução proposta para transmissão de sinais vitais sem contato e apresentação dos objetivos.

A Fundamentação teórica para apresentação da teoria dos sinais UWB e estudo das diferentes topologias de circuito baseadas no estado da arte, descrição dos blocos escolhidos para implementação, além do funcionamento do projeto da *tag* em alto nível para entendimento da função do transmissor e sua correlação com os outros blocos do *chip*.

Na Metodologia é tratada a definição da metodologia de projeto *top-down*, *testbench* dos sub-blocos do circuito e cálculo de pontos importantes no desenvolvimento do circuito.

Por último, o capítulo de Resultados apresenta os resultados das simulações realizadas ao longo do projeto baseando-se nos *testbenches* do capítulo anterior, simulação de corners, *layout* tanto do circuito para *tape-out* quanto da placa de circuito impresso, simulação após a extração de parasitas e testes planejados para o circuito após o *tape-out*.

## 2 Fundamentação Teórica

### 2.1 Sistema geral da tag

A Figura apresenta o diagrama de blocos da tag biomédica, com seu funcionamento em alto nível. Primeiramente, a antena receptora conectada ao retificador recebe sinais UHF, que são convertidos para um nível de tensão DC, que alimenta os outros blocos do bloco de polarização, sendo que o LDO regula a tensão de entrada de 1,8 V para um sinal de 1,2 V gerado pelo bloco de referência de tensão. Após essa fase, a saída do LDO alimenta o sensor de temperatura, o bloco de modulação e transmissor, que preparam os dados para transmissão através da antena UWB. Por último, o ADC (*analog-to-digital converter*) é um circuito externo à tag, que se espera integrar ao resto do projeto em versões futuras.

Dessa maneira, o presente trabalho foca no projeto do transmissor, responsável por tratar os dados digitais da temperatura do paciente para envio utilizando a antena UWB.



Figura 2 – Diagrama de blocos do projeto completo da *tag* para medição de sinais vitais Fonte: Autoria própria

#### 2.2 Sistemas UWB

Sinais UWB podem ser definidos como os que ocupam uma faixa de 10dB de banda maior de 500 MHz ou maior que 20% da banda fracionária (NGUYEN; MIAO, 2017), sendo definida por:

$$\frac{2(f_H - f_L)}{f_H + f_L} \ge 20\% \tag{2.1}$$

Em que  $f_H$  e  $f_L$  são os limites superior e inferior da frequência em 10dB, respectivamente (NGUYEN; MIAO, 2017).

Como há um elevado *duty cycle* e banda, o UWB tem consumo delimitado por órgãos reguladores como da FCC e ANATEL, operando na faixa de 3.1 a 10.6 Ghz com potência abaixo de -41.25 dBm/Mhz, , para evitar interferências com outros sistemas (VASSOLER, 2022).

Algumas vantagens desses sistemas são (NGUYEN; MIAO, 2017):

- Resolução fina e longo alcance: em função de sua banda mais larga que a de sistemas CW, uma vez que sinais UWB têm componentes de frequências altas e baixas, tornando possível aplicação em contextos em que longo alcance ou resolução se fazem necessários;
- Resistente a diminuição do sinal: em função de suas componentes de alta frequência diversas, a atenuação do sinal causada por ambientes com desvanecimento do sinal por múltiplos percursos, como dentro de salas e contextos urbanos;
- Baixa probabilidade de detecção: por se configurar em um espectro de potência baixo, sua detecção é dificultada, tornando o UWB ideal para aplicações militares;
- Arquitetura simples: sistemas de impulso UWB podem ser implementados com um gerador de pulso simples e a não necessidade de osciladores ou sintetizadores de frequência fazem com que o sistema consuma menos, tornando-os atrativos para aplicações com baterias.

Por outro lado, sistemas UWB têm figura de ruído maior que sistemas de onda contínua (CW ou *continuous wave*), limitando a sensibilidade do receptor e o *design* de antenas é mais complexo em função de sua largura de banda e a necessidade de manter a fidelidade do sinal ao longo de toda a banda.

Para a caracterização dos sinais UWB, tem-se duas famílias, uma baseada na transmissão contínua de sinais com múltiplas portadoras e uma segunda denominada IR-UWB (*impulse radio*) baseada na tranmissão de pulsos de curta duração de banda básica, foco do presente trabalho, uma vez que apresentam baixo consumo e o envio de vários

pulsos por símbolo permite que a detecção do sinal transmitido tenha maior confiabilidade (ADIONEL; GOMES, 2012). Entende-se que a aplicação biomédica do projeto necessita de sinais com confiabilidade dos dados de sinais vitais enviados e menor consumo.

O tipo de impulso escolhido sistema é uma consideração fundamental no *design* da antena e do circuito do sistema, pois determina suas características no espectro. Abaixo serão estudados os pulsos gaussianos.

O impulso gaussiano pode ser expressado por:

$$y(t) = Ae^{-a^2t^2} (2.2)$$

Em que A é a amplitude máxima e a é a constante que define a inclinação do pulso.



Figura 3 – Impulso e resposta em frequência.

Fonte: (NGUYEN; MIAO, 2017)

O pulso monocíclico é a primeira derivada da gaussiana, ou seja:

$$y(t) = -2a^2 A e^{-a^2 t^2} \tag{2.3}$$





Fonte: (NGUYEN; MIAO, 2017)

De acordo com Chen e Kiaei (2002), ao comparar os sinais estudados acima, o pulso monocíclico oferece melhor BER (taxa de erros de bit) e performance em múltiplos caminhos, dessa maneira, esse será o sinal produzido pelo circuito de formação de pulso do transmissor.

#### 2.2.1 Modulação

Para modulação dos sinais a serem enviados, existem várias opções, sendo a mais comum baseada na modulação PPM, *Pulse Positon Modulation*, que se utiliza do tempo entre os pulsos para diferenciar os estados da modulação, em que existem M espaços de tempo para M estados (BANSTOLA; BERA; BHASKAR, 2013).

Já a modulação PAM separa a mensagem entre os pulsos de alta e baixa amplitude e, por último, temos a modulação OOK, e em que o bit 1 é representado pela amplitude completa do pulso UWB e 0 quando o pulso UWB é desligado. Para o presente projeto, foi escolhida modulação OOK em função da sua simplicidade de implementação, não necessidade de um receptor coerente e baixo erro de transmissão (MATIN, 2011), porém, a modulação do sinal não é escopo do presente trabalho, sendo inferido que o dado recebido na entrada do transmissor está modulado.

#### 2.3 Transmissor UWB

As técnicas para geração mais comuns do pulso UWB baseam-se em 3 topologias: osciladores LC (indutor e capacitor) com carga ativa, arquiteturas combinando um gerador de pulso digital e formatação do pulso e, por último, osciladores em anel. Com circuitos LC é possível alcançar alta eficiência, porém com alto consumo de potência, já osciladores em anel por terem lógica digital, são ativados por curtos períodos de tempo e com baixo ruído, porém, com alto consumo estático e baixa velocidade de chaveamento (FAHS; ALI-AHMAD; GAMAND, 2009).

Em função, disso, a arquitetura que será detalhada nas próximas seções é do gerador de pulso com um estágio de formatação de pulso ao final, pois oferece a opção de circuitos simples que atrasam o pulso de maneira a gerar uma onda gaussiana monocíclica com baixo consumo e alta taxa de transmissão (RAMAZANOğLU; DUNDAR; BATUR, 2019). A Figura 5 mostra os sub-blocos dessa topologia: um gerador de pulso que tem como entrada a informação digital recebida da modulação e produz um pulso UWB e o bloco formatador de pulso, que dá forma ao impulso monocíclico, cujo sinal de RF será transmitido pela antena da *tag*; já a alimentação DC de 1,2 V do circuito é advindo do bloco de polarização.



Figura 5 – Diagrama de blocos em alto nível do transmissor escolhido. Fonte: baseado em (NGUYEN; MIAO, 2017).

#### 2.3.1 Gerador de pulso

Duas especificação são essenciais para o circuito: duração e valor de pico do pulso de saída, pois deve ter duração suficiente para detecção de valores e com valor alto o suficiente para habilitar a detecção em longas distâncias. Além disso, também deve ter um bom formato, sendo simétrico e com poucas distorções (NGUYEN; MIAO, 2017).

Uma função desejável e implementada no presente trabalho, é a de um gerador de pulso ajustável, com pulsos sendo gerados com diferentes durações e mesmo formato, com diferentes objetivos. Dessa maneira, tem-se um circuito com flexibilidade, uma vez que que um pulso com duração maior tem mais componentes de baixa frequência, aumentando a distância de propagação com menos perdas. Já pulsos com duração menor tem maior largura de banda, aumentando sua resolução (NGUYEN; MIAO, 2017).

Os componentes necessários para o gerador são inversores e células de atraso formadas por um inversor com um capacitor na saída, esses módulos são ligados de maneira a ramificar o sinal de entrada com atrasos diferenciados para servirem como entrada de uma porta lógica para geração do pulso UWB. No caso deste último, é possível escolher entre uma topologia NOR ou NAND, a diferença sendo que no primeiro gera-se um impulso positivo ao ajustar a diferença de tempo entre dois sinais de baixa tensão e no segundo gera-se um impulso negativo quando as entradas têm valor alto de tensão (NGUYEN; MIAO, 2017). Como deseja-se um sinal positivo, em função do circuito formatador de pulso que será descrito na próxima seção, a porta NAND é utilizada.

#### 2.3.1.1 Inversor

O inversor (Figura 6) é o primeiro bloco do gerador de pulso, sendo formado por um par de transistores NMOS e PMOS funcionando de maneira complementar. A tensão de entrada é alimentada no *gate* de ambos (NGUYEN; MIAO, 2017). A tensão de threshold do inversor, é dada por:

$$V_{th} = \frac{V_{T0,n} + \sqrt{\frac{1}{k_r}} (V_{dd} + V_{T0,p})}{1 + \sqrt{\frac{1}{k_r}}}$$
(2.4)

Em que  $V_{dd}$  é a tensão de alimentação,  $V_{T0,n}$  é a tensão de *threshold* do NMOS e  $V_{T0,p}$  do PMOS. Já  $k_r$  é definido por uma razão dos k do NMOS e PMOS, que, como devem ser simétricos:

$$\left(\frac{k_n}{k_p}\right) = 1\tag{2.5}$$

$$\frac{k_n}{k_p} = \frac{\mu_n C_{ox}(\frac{W}{L})_n}{\mu_p C_{ox}(\frac{W}{L})_p} \tag{2.6}$$

$$=\frac{\mu_n(\frac{W}{L})_n}{\mu_p(\frac{W}{L})_p}\tag{2.7}$$

Em que  $\mu_n$  é a mobilidade do transistor,  $C_{ox}$  é a capacitância gate-oxide e W/L são as medidas do canal.

Assim, para ter a razão ideal para funcionamento simétrico do inversor precisa-se que razão W/L obedeça a equação:

$$\frac{\left(\frac{W}{L}\right)_n}{\left(\frac{W}{L}\right)_p} = \frac{\mu_p}{\mu_n} \tag{2.8}$$

Já a potência média dissipada é dada por (NGUYEN; MIAO, 2017):

$$P_{avg} = C_{load} V_{dd}^2 f \tag{2.9}$$

Em que f é a frequência de oscilação do sinal e  $C_{load}$  é a capacitância da carga.



Figura 6 – Circuito Inversor Fonte: (NGUYEN; MIAO, 2017)

#### 2.3.1.2 Célula de atraso

Para esta aplicação, é utilizado um capacitor *shut* controlado por tensão para criar o elemento de atraso variável no circuito em função da sua estrutura simples.

A Figura 7 mostra a estrutura básica do circuito, com M1 sendo o transistor controlado e M2 o capacitor.  $V_{ctrl}$  é responsável por ajustar a resistência do transistor *shunt*, que se conecta com a capacitância M2 na carga da lógica de saída. Essa tensão de controle é equivalente a mudar a capacitância equivalente na saída do inversor. Um valor alto de tensão equivale a diminuir a resistência do transistor *shunt* M1, aumentando a capacitância, produzindo um atraso maior (NGUYEN; MIAO, 2017).



Figura 7 – Inversor e elemento de atraso Fonte: (NGUYEN; MIAO, 2017)

#### 2.3.1.3 Lógica NOR

O circuito na Figura 8 é formado por PMOS em série e NMOS conectados em paralelo. As tensões de entrada,  $V_a \in V_b$  são aplicadas sobre o *gate* do NMOS e do PMOS.

Na lógica NOR, a tensão de saída fica em nível alto apenas quando as duas tensões de entrada estão em nível baixo, ou seja, a porta lógica pode ser usada no gerador de pulso para gerar um sinal positivo ajustando a diferença de tempo entre as duas entradas em baixo nível para um valor pequeno (NGUYEN; MIAO, 2017).

### 2.4 Formatação do pulso

A Figura 9 mostra o diagrama de blocos do transmissor, sendo o gerador de pulso UWB formado pelos blocos das células de atraso e referência, inversores e a porta NOR. A célula de referência sendo composta por uma célula de atraso com a tensão de controle conectada ao sinal de *ground*. Ao final, tem-se a formatação de pulso, com um filtro que será melhor detalhado nas próximas seções.



Figura 8 – Circuito NOR Fonte: (NGUYEN; MIAO, 2017)

Os nós A a D da Figura 9 têm suas saídas ilustradas na Figura 10, em que nos nós A e B o atraso é gerado, em seguida os inversores formam uma onda quadrada em A e B para construção de uma onda com tempo de subida e descida adequados (NGUYEN; MIAO, 2017). As curvas em vermelho em azul ilustram o comportamento da saída com valores maiores e menores para a tensão de controle, respectivamente.



Figura 9 – Diagrama de blocos do transmissor Fonte: Baseado em (NGUYEN; MIAO, 2017)



Figura 10 – Gráficos Fonte: (NGUYEN; MIAO, 2017)

#### 2.4.1 Filtro

A frequência de interesse da aplicação é de 5 GHz, dessa maneira, o filtro passivo da Figura 11 foi escolhido baseado no trabalho de Lyu, Wang e Babakhani (2020), sendo um filtro passa faixas combinando um primeiro bloco passa baixa e um segundo bloco passa altas com um transistor M0 de *driver* entre a saída da porta lógica e o filtro, cuja capacitância é absorvida pelo filtro. Por utilizar um transistor NMOS, que sai da região de corte em tensões positivas, utilizou-se a porta lógica NOR na formação de pulso.



Figura 11 – Diagrama de blocos do gerador de pulso mono cíclico Fonte: (LYU; WANG; BABAKHANI, 2020)

# Parte II

Metodologia

## 3 Metodologia

O transmissor UWB projetado no presente trabalho é um bloco do projeto de uma tag de RFID passiva, formada por diversos blocos, como apresentado na Figura 2. Nas próximas seções são apresentadas as ferramentas e métodos utilizados para desenvolvimento do projeto como um todo, além do projeto do bloco, cálculos e considerações.

Para o projeto da *tag*, foi aplicada a metodologia *top down*, na qual se é definido o objetivo geral do projeto. Em seguida, o projeto é dividido em sub-blocos e tarefas necessárias para execução do topo. Essa metodologia de projeto é aplicável no contexto de circuitos integrados por se basear em utilizar modelos do sistema para analisar *trade-offs* na performance do sistema, características, particionamento e encapsulamento, resultando em uma infraestrutura que possibilita a verificação dos subsistemas e componentes, ou seja, a equipe tem mais confiança de que o *design* completo será finalizado dentro do prazo e condizer com as especificações do sistema. A outra opção seria a metodologia *bottom-up*, em que o sistema é dividido em blocos a serem construídos com ASICs (*application specific integrated circui*), FPGAs (*ield-programmable gate array*) ou microprocessadores, com testes feitos baseados nos requisitos do próprio subsistema antes da integração. Apesar de permitir que o foco do trabalho seja nos pontos críticos do sistema, erros e problemas a nível de integração são percebidos tarde no ciclo de *design* e podem trazer a necessidade de novas iterações de *design* que resultam em mais gastos e dificultam a reutilização do *design* em outros projetos (BROWY; GULLIKSON; INDOVINA, 2014).

Em um primeiro momento, é utilizado o modelo em Verilog-A para teste de conceito, construção e simulação do circuito estudado, simulações de *corners* e, após a etapa de *layout*, simulação após a extração de parasitas. A ferramenta de simulação utilizada é a Virtuoso Analog Design Enviroment, desenvolvida pela empresa Cadence Design Systems, referência tanto para circuitos analógicos quanto digitais, design de circuitos integrados, modelagem comportamental, simulações mistas e *layout* (CADENCE, 2022).

Os corners de uma tecnologia representam os limites toleráveis de variabilidade do processo, temperatura e alimentação, que têm quatro extremos durante a fabricação dos transistores no quesito velocidade, tanto para o NMOS quanto PMOS: SS (*slow-slow*), SF (*slow-fast*), FS(*fast-slow*) e FF (*fast-fast*), em que a primeira letra significa a condição de rápido ou lento para o NMOS e a segunda, para o PMOS (ZILCH, 2017). As variações de tensão de alimentação consideradas foram 0,90; 1,2 e 1,44 V, para a temperatura foram considerados os valores: 0 °C, 40°C e 100 °C. Além dessas grandezas é variada a tensão de controle do pulso entre 0 e 1,2V; sendo que o caso típico, TT, seria 1,2 V; 40 °C; 0 V.

O layout de circuitos integrados consiste na tradução do esquemático do circuito

para sua forma física, com camadas de metal, óxido e semicondutor, além de todas as portas e componentes terem sua forma e tamanho real, com maior preocupação na alocação do espaço e roteamento (KAHNG, 2011), pois trilhas longas irão aumentar o atraso e causar desperdício de espaço. Além disso, certas regras de *design* devem ser seguidas, pois representam a limitação física da fabricação, como o tamanho do canal do transistor e distância entre trilhas, dependendo da tecnologia a ser utilizada.

Após a conclusão do projeto físico, esse layout deve passar por uma rodada de verificação e simulação para garantir funcionalidade elétrica e com mesma operação quando comparada ao esquemático. Essas fases são:

- Design Rule Check (DRC): verificação das regras da tecnologia;
- Layout vs. Schematic (LVS): verificação do netlist do layout e do esquemático;
- Extração de parasitas: Verifica os parâmetros elétricos advindos do posicionamento do componente;
- Electrical Rule Checking (ERC): verifica a coerência entre os atrasos e cargas capacitivas com o projetado no esquemático.

### 3.1 Projeto do transmissor

O projeto foi desenvolvido com tecnologia CMOS da UMC 180 nm utilizando a ferramenta Virtuoso da empresa Cadence. O dimensionamento foi feito visando resposta rápida (pouco atraso entre o envio da mensagem para o circuito e formação do pulso, além de alta capacidade de chaveamento), grande largura de banda e baixo consumo.

Nas próximas seções serão apresentados os resultados obtidos na simulação para otimização das dimensões do circuito.

#### 3.1.1 Projeto do inversor

Para o projeto do inversor com um funcionamento simétrico tem-se a equação trazida anteriormente:

$$\frac{\left(\frac{W}{L}\right)_n}{\left(\frac{W}{L}\right)_p} = \frac{\mu_p}{\mu_n} \tag{3.1}$$

Assumindo um mesmo valor mínimo para o L dos transistores e que o valor de  $\mu_p$  é 203 cm<sup>2</sup>/V e  $\mu_n$  é 580 cm<sup>2</sup>/V, temos que o valor de W do transistor p deve ser três vezes maior que o n para alcançar o funcionamento simétrico esperado.

Considerando que a velocidade de comutação desejada é em torno de 200 ps, foi realizado um *sweep* no valor de W dos transistores PMOS do gerador de pulso para avaliar qual seria o valor ótimo para o mesmo.



Como pode ser observado na Figura 12, o W ótimo encontrado foi de 80  $\mu$ m.

Figura 12 – Simulação para tamanho ótimo do W, com zoom na borda de subida da saída do circuito

#### Fonte: Autoria própria

Dessa maneira, os tamanhos dos transistores dos inversores foram definidos como 80u/180n, porém, com 5 *fingers* para funcionamento na frequência esperada, desviando do valor calculado teoricamente, em que o W do PMOS seria 3 vezes maior que o do NMOS.

#### 3.1.2 Capacitância shunt

No inversor, o atraso da transição do estado 0 para 1 pode ser calculado por (BAKER, 2019):

$$\tau_{PLH} = \frac{C_{load}}{k_p (V_{dd} - |V_{T,p}|)} \left[ \frac{2|V_{T,p}|}{V_{dd} - |V_{T,p}|} + \ln(\frac{4(V_{dd} - |V_{T,p}|)}{V_{dd}} - 1) \right]$$
(3.2)

De maneira similar, o atraso de transição de 1 para 0 é:

$$\tau_{PHL} = \frac{C_{load}}{k_p (V_{dd} - V_{T,n})} \left[ \frac{2V_{T,n}}{V_{dd} - V_{T,n}} + \ln(\frac{4(V_{dd} - V_{T,n})}{V_{dd}} - 1) \right]$$
(3.3)

Em que  $C_{load}$  é a capacitância no nó da saída, além disso, para que o inversor seja simétrico, as tensões  $V_{T,n}$  e  $V_{T,p}$  devem ser iguais. Simplificando a situação para uma série de inversores em cascata, em que a capacitância de entrada de um é a saída de outro, cada estágio tem um fator A de aumento da capacitância em relação ao anterior e a relação entre a capacitância da carga e a capacitância de entrada do último inversor da cascata é:

$$C_{load} = A C_{inN} = A^N C_{in1} \tag{3.4}$$

Em adição a isso, tem-se que a resistência de um inversor da cadeia é:

$$R_{n,p1} = \frac{V_{dd}}{0.5\mu_n C_{ox}(V_{dd} - V_{THN}^2)} \frac{L}{W_{n1}} + \frac{V_{dd}}{0.5\mu_p C_{ox}(V_{dd} - V_{THP}^2)} \frac{L}{W_{p1}}$$
(3.5)

Combinando as equações acima temos o atraso gerador pela cascata de inversores:

$$(\tau_{PLH} + \tau_{PHL})_{total} = 0.7N(R_{n1} + R_{p1})(C_{out1} + A^N C_{in1})$$
(3.6)

Dessa maneira, a partir do tamanho e número dos inversores, o tamanho do capacitor shunt depende que os inversores sejam pequenos e poucos em série para manter o raio entre o mesmo e  $C_{in1}$  grande, garantindo um bom controle do atraso.

#### 3.1.3 Projeto do filtro

Para a fase passa baixa e passa alta do filtro, tem-se que a frequência de ressonância é, respectivamente:

$$f_L = \frac{1}{2\pi\sqrt{L_1C_1}}\tag{3.7}$$

$$f_U = \frac{1}{2\pi\sqrt{L_2 C_2}}$$
(3.8)

Já a frequência central do passa-faixas:

$$f_0 = \sqrt{f_U f_L} \tag{3.9}$$

A largura de banda é inversamente proporcional ao fator de qualidade, Q, e a diferença entra as frequências de corte alta e baixa, ou seja:

$$BW = \frac{f_0}{Q} = f_U - f_L$$

(3.10) Para uma banda que fique entre 5 e 6 GHz, para que a *tag* se comunique com outros dispositivos, precisa-se de uma banda para o filtro de pelo menos 1 GHz e um fator de qualidade de:

$$Q = \frac{f_0}{1} = \sqrt{f_U f_L} \tag{3.11}$$

Dessa maneira, os valores de capacitância e indutância devem ser otimizados de maneira a manter um bom fator de qualidade e banda para o filtro, a partir dos valores de LC obtidos na Equação 3.9 e do obtido no trabalho de Lyu, Wang e Babakhani (2020), cujo produto LC está a em torno de 5 para o passa alta e 6 GHz para o passa baixa.

Para o estudo do filtro, foi analisado se o mesmo funcionava na banda desejada e com um bom casamento, utilizando o *testbench* da Figura 13, com duas fontes AC como portas de entrada e saída para avaliação do parâmetro S do circuito, cujo esquemático do circuito sendo testado está no Anexo A, Figura 32. com os resultados plotados na Figura



Figura 13 – *Testbench* do filtro Fonte:Autoria própria

14, em que S21 mostra a perda na banda de passagem, que é menor na banda entre 3 a 10 Ghz. Já S22 mostra o casamento da saída, referindo-se à reflexão da antena, que reflete o sinal na banda de interesse.

Os resultados do *testbench* foram plotados na Figura 14, em que S21 mostra a perda na banda de passagem, que é menor na banda entre 3 a 10 Ghz. Já S22 mostra o casamento da saída, referindo-se à reflexão da antena, que reflete o sinal na banda de interesse.



Figura 14 – Parâmetros S do filtro Fonte:Autoria própria

# Parte III

Resultados

## 4 Resultados

A Figura 15 mostra o *testbech* utilizado para a simulação do transmissor, com o esquemático desenvolvido podendo ser observado no Anexo A, Figura 32, com tensão de alimentação de 1,2 V (avdd), entrada digital com o bit '1' correspondendo à tensão de 1.2 V e '0' a 0 V, e tensão de controle variando entre 0 e 1,2 V. Além disso, há uma carga resistiva de 50  $\Omega$  e um pino para aterramento do transistor de *driver* do filtro. A entrada utilizada é uma fonte quadrada com período de 200 ps e tensão de 1.2 para nível lógico '1' e 0 V para nível lógico '0'.



Figura 15 – *Testbench* do circuito Fonte:Autoria própria

Ao variar a tensão de controle é possível ver a diferença de valor de pico e tempo de pulso (Figura 16). A curva em verde se refere à  $V_{ctrl} = 0$ , azul à  $V_{ctrl} = 1,2$  e amarelo à  $V_{ctrl} = 0,6$  V. Como esperado, quanto maior a tensão, maior o pico e maior e tempo do pulso, que tem o formato estudado de uma gaussiana monocíclica. Porém, para variações abaixo de 0.6 V, as curvas ficam próximas da de 0 V, mostrando uma dificuldade de controlar o pulso nessa faixa de tensão.

A título de comparação, as Figuras 17 e 18 mostram apenas a saída com a tensão de controle em 0 e 1,2 V, respectivamente. Com a tensão menor, o sinal tem a tensão mais simétrica. Já Figura 19 mostra a tensão de saída em comparação à tensão de de entrada testada. Por último, o Anexo A mostra os resultados das simulações dos blocos do inversor, NOR e célula de atraso do circuito.

Para estudo do comportamento da frequência, foi plotada a PSD na Figura 20, mostrando que o circuito tem larga densidade espectral, com pico na faixa de 4 GHz com banda ocupada na faixa entre 3 e 10 GHz.

O cálculo da potência retornou um consumo em torno de 335 mW, porém, para



Figura 16 – Saída do círcuito variando a tensão de controle Fonte:Autoria própria



Figura 17 – Saída do círcuito para tensão de controle igual a 0 V. Fonte:Autoria própria

comparação com a literatura o dado foi convertido para joules baseado no tempo de duração do pulso, retornando o valor de 100.5 pJ, denominado EPP (*energy per pulse*), condizente com o valores de e Lyu, Wang e Babakhani (2020), que desenvolveram uma *tag* biomédica similar com transmissor UWB com EPP em torno de 100 pJ e menor que circuitos desenvolvidos para aplicações WPAN, como estudado por Diao et. al (2009), com valores de 224 pJ, porém ainda há como diminuir esse valor e, consequentemente, os picos de consumo do circuito, como é o caso do estudo de (RAMAZANOğLU; DUNDAR; BATUR, 2019), que conseguem retirar a necessidade de um filtro de passa banda do circuito com uma arquitetura baseada em *delay*, com modificações no estágio de formatação do pulso para adição de mais um transistor de *driver* e um filtro LC em série, com valores



Figura 18 – Saída do círcuito para tensão de controle igual a 1.2 V Fonte: Autoria própria



Figura 19 – Saída do circuito comparada à tensão de entrada Fonte: Autoria própria

de EPP em torno de 10 pJ.

### 4.1 Corners

Para cada simulação montada foram feitas simulações de corners para os casos FF, SS, FS e SF, com variação de temperatura e tensão de alimentação. Por último, variou-se a tensão de controle entre o mínimo, 0 V, e o máximo, 1.2 V, para estudar o comportamento do pulso em todos os casos e garantir que o mesmo continuaria respondendo como esperado. As simulações se encontram no Anexo B

O pior valor de saída é com a tensão de controle igual à 0 no cenário SS e tensão



Figura 20 – PSD Fonte: Autoria própria

de alimentação de 1,44 V, com pico do transmissor com valor 108,19 mV. Já o melhor caso é com a tensão de controle de 1,2 V no cenário FS e tensão de alimentação de 0,96 V; com pico da saída em 1 V. Em todos os *corners* o circuito apresenta o formato esperado, assim, espera-se que o circuito continue sendo capaz de transmitir em diferentes cenários de alimentação, temperatura, tensão de controle e extremos de fabricação dos componentes.

### 4.2 Layout

Por último, foi desenvolvido o *layout* do transmissor UWB para posterior integração com o layout da *tag*.

Para garantir que o layout feito é condizente com o esquemático, foi feita mais uma rodada de simulações com o modelo obtido após a fase de extração de parasitas, com resultados satisfatórios para a tensão de controle em 0 V e 1,2 V; como apresentado nas imagens abaixo, o atraso do sinal continua sendo controlável, porém, com picos menores em função da ação dos parasitas, como visto nas Figuras 21 e 22.

Porém, durante a fase de integração dos *layouts* da *tag* para criação do arquivo completo para *tape-out*, chegou-se à conclusão de que o circuito do filtro não caberia na área destinada ao projeto, dessa maneira foram feitas mudanças no *layout* para que o circuito gerador de pulso continuasse integrado para conexão com uma placa de circuito



Figura 21 – Simulação pós layout com tensão de controle igual a 0V. Fonte: Autoria própria

impresso para o filtro, sendo necessário refazer o *layout* com capacitores e indutores SMD capazes de operar na tensão e faixa de frequências UWB, porém, o transistor de *driver* continuou como parte do circuito integrado, funcionando como interface entre a *tag* e a nova placa, apresentada nas figuras 24 e 25, gerada utilizando o software EasyEDA por ser uma ferramenta gratuita. Para o *layout* final, que pode ser visto na Figura 27, que foi integrado ao chip, foi gerada uma nova simulação após a extração de parasitas, podendo ser observado na Figura 23, com a linha pontilhada representando o sinal após passar pelo transistor *driver* e a linha contínua mostrando o sinal após sair do gerador de pulso, com picos maiores em função da falta de filtragem para garantir que o circuito se configure na baixa potência de transmissão delimitada pela ANATEL e com ruído deformando o começo e final do pulso. Já o sinal em azul demonstra a função do transistor na formatação da onda.

Os componentes escolhidos foram 06035JR05PBSTR e 06035J0R8PBSTR para os capacitores, já para os indutores foram CI160808-777103 e B82496C3159A por, além de serem SMD, possibilitando um *layout* menor, são componentes para aplicação de RF, como comunicação móvel e GPS. Como confirmação, os modelos destes componentes foram simulados no ambiente LTSpice para garantir o funcionamento do filtro como passa-faixa na banda de 3 a 10 GHz. Por último, é possível perceber na Figura 24 que há um capacitor a mais no *layout* para associação em série de dois capacitores de 0.05 pF para um capacitância equivalente de 25 fF, aproximando-se da capacitância de 26 fF do circuito projetado no Cadence. Já a espessura das trilhas, de 2mm foi definida para casamento do circuito em 50 Ohm. O casamento de impedâncias para uma placa de circuito impresso é



Figura 22 – Simulação pós layout com tensão de controle igual a 1,2 V. Fonte: Autoria própria



Figura 23 – Simulação de extração de parasitas do *layout* final Fonte: Autoria própria

importante pois "casa" o material utilizado para substrato com as dimensões dos traçados e localização na placa para garantir performance em alta frequência, uma vez que nesse contexto a trilha passa a agir como um componente, mudando os resultados do sinal de saída e funcionamento do circuito (GUPTA, 2021).



Figura 24 – Vista superior 2D da PCB integrando o filtro ao circuito da tag



Figura 25 – Vista inferior 2D da PCB integrando o filtro ao circuito da tag

O layout do circuito que foi enviado para produção da *tag* pode ser observado na Figura 26. A Figura 27 representa o *layout* do projeto completo da *tag*.



Figura 26 – Layout da *tag* Fonte: Projeto



Figura 27 – Layout final do transmissor Fonte: Projeto

Com isso, o transmissor está pronto para integração com o projeto completo para produção e testes de bancada posteriores.

#### 4.3 Testes

Foram tratadas nas seções anteriores as questões de projeto e fabricação do transmissor integrado à *tag* biomédica. O próximo processo, se trata do teste do circuito produzido fisicamente, com o objetivo de garantir que o circuito atende ao conjunto de metas de desempenho definidas inicialmente (BAKER, 2019).

Para que seja possível acessar os pinos e utilização do circuito, o encapsulamento escolhido foi o QNF56, considerando o número de entradas disponíveis e a área disponível, sendo um encapsulamento SMD, ou seja, não são necessários furos para soldagem na placa de circuito impresso. Considerando a necessidade da conexão da *tag* ao circuito externo do filtro, é necessário que pinos sejam soldados nos contatos do encapsulamento para conexão através de *jumpers* e verificação dos sinais. A vista do encapsulamento com as entradas e saídas da *tag* podem ser vistas no esquemático da Figura 28 e o *footprint* na Figura 29

O circuito possui um total de 56 pinos em seu *layout* final, sendo que os pinos de interesse para o teste do transmissor UWB são apresentados na tabela 1.

Como observado, os pinos 22 e 21 representam a alimentação DC de 1,2 V e aterramento, respectivamente. Os pinos 23 e 24 representam a entrada da modulação OOK definida anteriormente, e desenvolvida separadamente para conexão na entrada do transmissor. Já o pino 25 é uma saída do circuito gerador de pulso com a adição de dois inversores em sequência, como ilustrado na Figura 30. Já saída esperada para o mesmo



Figura 28 - Esquemático do encapsulamento do projeto

Fonte: Autoria própria



Figura 29 – Footprint do chip encapsulado.

Fonte: Autoria própria

Tabela 1 – Pinos do circuito do transmissor

Pino	Sinal
21	agnd_tx_fe
22	avdd_tx_fe
23	cedro_tx_mod_ina
24	cedro_tx_mod_inb
25	$uwbpulse\_outb2$
26	uwbtx_out
27	uwb_pulse_ctrl

foi gerada em simulação, podendo ser observada na Figura 31. Em função da adição dos blocos inversores, a saída é uma forma amplificada do pulso gerado na Figura 23 e o pino 26 é a saída do circuito transmissor da *tag* que deve ser ligada ao filtro através das trilhas da placa de circuito impressa. Por último há o pino 27, que é a tensão de controle do

atraso do pulso.



Figura 30 – Esquemático do gerador do pulso secundário Fonte: Autoria própria



Figura 31 – Simulação da segunda saída do gerador de pulso Fonte: Autoria própria

A partir da Tabela 1, a PCB foi desenvolvida conectando as entradas: avdd\_tx\_fe, cedro\_tx\_mod\_ina,cedro\_tx\_mod\_inb,uwb\_pulse\_ctrl; o terra agnd\_tx\_fe e a saída secundária uwbpulse\_outb2 em pinos macho para conexão com fontes e osciloscópio com o intuito de testar o funcionamento do circuito transmissor. Além disso, a saída de RF uwbtx\_out foi conectada à entrada do filtro, cujo esquemático se encontra na Figura 32 e a saída do filtro (UWB\_FILTER\_OUT)foi conectada a um pino SMA, padrão utilizado para conectar a antena ao sistema para transmissão, objetivo final do desenvolvimento. Os nomes citados anteriormente para as entradas e saídas foram utilizados para identificar os respectivos pinos na placa (Figura 24).

Para um primeiro teste, deve-se observar se o atraso pode ser controlado, ligando a tensão de controle a uma fonte, variando a tensão entre 0 e 1,2 V; como simulado anteriormente. Para tal, também é necessário conectar as entradas do modulador OOK a um gerador de onda quadrada. Neste teste, a saída do pino 25 deve ser observada no osciloscópio, com saída esperada para o mesmo podendo ser observada na Figura 31 para tensão de controle de 1,2 V.

## 5 Considerações Finais

### 5.1 Conclusões

Neste trabalho foi apresentado o desenvolvimento do transmissor UWB, partindo da topologia do circuito até a simulação após a extração de parasitas. Em adição aos objetivos anteriores, a falta de espaço disponível para o circuito trouxe a necessidade do *layout* de uma placa de circuito impresso integrando o gerador de pulso e transistor do filtro aos capacitores e indutores do mesmo e a elaboração de um plano de testes iniciais, para execução quando o *chip* e a PCB finalizarem a produção.

A EPP ficou na casa de 100 pJ, como esperado e foi possível controlar o atraso utilizando a tensão de alimentação do CI de 1,2V, com valores de pico entre 200 mV e 600 mV, com uma banda entre 3 e 10 GHz, propícia para comunicação da *tag* com outros dispositivos de diversas tecnologias.

Conclui-se que, dado o curto prazo de projeto e os valores alcançados durante as simulações, os resultados obtidos do circuito foram satisfatórios e próximos da literatura, estando pronto para etapa de testes. Além disso, o trabalho cumpre com os objetivos de baixo consumo, controle do atraso do sinal do transmissor, simulações de extração de parasitas, elaboração de *layout* e testes iniciais.

### 5.2 Trabalhos Futuros

Para melhorias futuras ao circuito, é possível inserir um resistor no filtro entre os blocos de passa baixas e passa altas, para melhoria do casamento e do formato de pulso da saída, porém, diminuindo o valor de S21, para estudo futuro de como melhor otimizar a melhoria no formato do pulso e seu parâmetro S. Além disso, é possível explorar uma topologia sem o filtro passa faixas em uma tentativa de diminuir a EPP, porém com custos na largura da banda, não implementada nesse trabalho em função de tempo e não ter sido desenvolvido para aplicação biomédica, porém a diminuição do número de indutores e capacitores beneficia o *layout* do circuito, que seria reduzido, possibilitando a integração de todo o circuito no *chip* de trabalhos futuros.

Como dito anteriormente, também é necessário testar o circuito e integrar a tag a uma antena para testes adicionais de transmissão e alcance, que não foram abarcados no presente trabalho em função do *chip* ainda estar na fase de produção.

## Referências

ADIONEL, D.; GOMES, G. G. R. Introduction to ultra wideband impulse radio. *REVISTA TELECOMUNICAÇÕES*, v. 14, n. 1, p. 49–61, 2012. Citado na página 20.

BAKER, R. J. *CMOS circuit design, layout, and simulation*. [S.I.]: Wiley, IEEE Press, 2019. Citado 2 vezes nas páginas 30 e 41.

BANSTOLA, R.; BERA, R.; BHASKAR, D. Review and design of uwb transmitter and receiver. *International Journal of Computer Applications*, v. 69, p. 25–28, 05 2013. Citado na página 21.

BROWY, C.; GULLIKSON, G.; INDOVINA, M. A TOP-DOWN APPROACH TO IC DESIGN. [S.l.: s.n.], 2014. ISBN v1.4. Citado na página 28.

CADENCE. Virtuoso Layout Suite. 2022. Disponível em: <a href="https://www.cadence.com/en\_US/home/tools/custom-ic-analog-rf-design/layout-design/virtuoso-layout-suite">https://www.cadence.com/en\_US/home/tools/custom-ic-analog-rf-design/layout-design/virtuoso-layout-suite</a>. html>. Acesso em: 21 set. 2022. Citado na página 28.

CHEN, X.; KIAEI, S. Monocycle shapes for ultra wideband system," 2002 ieee international symposium on circuits and systems. 2002 IEEE International Symposium on Circuits and Systems. Proceedings (Cat. No.02CH37353), 2002. Citado na página 21.

DARDARI, D. et al. The future of ultra-wideband localization in rfid. 6 IEEE International Conference on RFID, 2016. Citado na página 15.

DIAO, Y. Z. S.; HENG, C.-H. A cmos ultra low-power and highly efficient uwb-ir transmitter for wpan applications. *IEEE TCAS*, v. 56, p. 200–204, 2009. Citado na página 35.

FAHS, B.; ALI-AHMAD, W.; GAMAND, P. A two-stage ring oscillator in 0.13-m cmos for uwb impulse radio. *Microwave Theory and Techniques, IEEE Transactions on*, v. 57, p. 1074 – 1082, 06 2009. Citado na página 21.

GUPTA, S. Understanding Impedance Matching in PCB Design with Example and Calculation. 2021. Disponível em: <a href="https://circuitdigest.com/article/understanding-impedance-matching-in-pcb-design-with-example-and-calculation">https://circuitdigest.com/article/ understanding-impedance-matching-in-pcb-design-with-example-and-calculation</a>. Acesso em: 31 jan. 2023. Citado na página 39.

KAHNG, A. B. e. a. Vlsi physical design - from graph partitioning to timing closure. Springer, 2011. Citado na página 29.

LYU, H.; WANG, Z.; BABAKHANI, A. A uhf/uwb hybrid rfid tag with a 51-m energy-harvesting sensitivity for remote vital-sign monitoring. *IEEE Transactions on Microwave Theory and Techniques*, v. 68, n. 11, p. 4886–4895, 2020. Citado 4 vezes nas páginas 16, 26, 31 e 35.

MATIN, M. Ultra Wideband Communications: Novel Trends - System, Architecture and Implementation. [S.l.: s.n.], 2011. ISBN 978-953-307-461-0. Citado na página 21.

NGUYEN, C.; MIAO, M. Design of cmos rfic ultra-wideband impulse transmitters and receivers. 01 2017. Citado 6 vezes nas páginas 19, 20, 22, 23, 24 e 25.

OPAS. Folha informativa sobre COVID-19. 2022. Disponível em: <a href="https://www.paho">https://www.paho</a>. org/pt/covid19>. Acesso em: 21 set. 2022. Citado na página 15.

RAMAZANOğLU, S.; DUNDAR, G.; BATUR, O. Design and comparison of low power pulse combining ir-uwb transmitters in 180nm cmos. In: . [S.l.: s.n.], 2019. p. 97–100. Citado 2 vezes nas páginas 21 e 35.

SAúDE, M. da. Sala de Situação de Monkeypox (Desativada). 2022. Disponível em: <https://www.gov.br/saude/pt-br/composicao/svs/resposta-a-emergencias/ sala-de-situacao-de-saude/sala-de-situacao-de-monkeypox>. Acesso em: 21 set. 2022. Citado na página 15.

VASSOLER, A. C. B. Sistema de posicionamento indoor utilizando tecnologia uwb e time of arrival. UNIVERSIDADE FEDERAL DE SANTA CATARINA, 2022. Citado na página 19.

ZILCH, L. B. Desenvolvimento de uma toolbox em matlab para determinaÇÃo de configuraÇÕes otimizadas para teste de circuitos analÓgicos atravÉs de simulaÇÕes spice automatizadas. UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL, 2017. Citado na página 28.

ZOU Z., T. H.; LANDE, T. Impulse radio uwb for the internet-of-things a study on uhf/uwb hybrid solution. *KTH School of Information and Communication Technology.*, 2012. Citado na página 15.

Anexos

# ANEXO A – Esquemáticos dos sub-blocos



Figura 32 – Esquemático do gerador de pulso (uwb\_tx\_pulse) e filtro (uwb\_tx\_filter), formando o transmissor uwb\_tx

Fonte: Autoria própria

# ANEXO B – Resultados dos corners

$V_{ctrl} = 1,2 V$						
Transistor Temperatura (°C) Vdd (V) Output range (mV)					range (mV)	
Corner 1	SS	0	0,96	857,89	-521,50	
Corner 2	$\mathbf{SS}$	0	1,2	$510,\!00$	-400,00	
Corner 3	SS	0	1,44	$335,\!30$	-304,70	
Corner 4	SS	40	0,96	806,8	-492,80	
Corner 5	SS	40	1,2	542,80	-404,40	
Corner 6	SS	40	1,44	393,7	-329,00	
Corner 7	SS	100	0,96	443,4	-351,00	
Corner 8	SS	100	1,2	558,70	-400,60	
Corner 9	SS	100	1,44	443,40	-351,07	
Corner 10	FF	0	0,96	912,76	-622,72	
Corner 11	FF	0	1,2	677,00	-540,90	
Corner 12	FF	0	1,44	541,00	-466,98	
Corner 13	FF	40	0,96	922,00	-621,58	
Corner 14	$\mathbf{FF}$	40	1,2	691,74	-551,30	
Corner 15	$\mathbf{FF}$	40	1,44	562,30	-476,36	
Corner 16	$\mathbf{FF}$	100	0,96	911,4	-598,80	
Corner 17	$\mathbf{FF}$	100	1,2	727,14	-545,39	
Corner 18	$\mathbf{FF}$	100	1,44	621,26	-497,91	
Corner 19	$\mathbf{SF}$	0	0,96	854,95	-591,28	
Corner 20	SF	0	1,2	543,23	-459,25	
Corner 21	SF	0	1,44	392,70	-364,54	
Corner 22	SF	40	0,96	830,48	-571,82	
Corner 23	SF	40	1,2	577,80	-463,03	
Corner 24	SF	40	1,44	441,04	-383,82	
Corner 25	SF	100	0,96	787,95	-540,13	
Corner 26	SF	100	1,2	604,22	-467,86	
Corner 27	SF	100	1,44	500,02	-409,47	
Corner 28	FS	0	0,96	1003,00	-613,00	
Corner 29	FS	0	1,2	684,42	-506,17	
Corner 30	FS	0	1,44	456,47	-408,15	
Corner 31	FS	40	0,96	983,24	-590,42	

Tabela2 – Corners com tensão de controle em 1,2 V.

Corner 32	FS	40	1,2	688,74	-510,48
Corner 33	FS	40	1,44	524,02	-433,70
Corner 34	FS	100	0,96	$931,\!63$	-564,66
Corner 35	FS	100	1,2	717,25	-509,82
Corner 36	FS	100	1,44	585,90	-455,52

Tabela 3 – Corners com tensão de controle em 0 V.

$V_{ctrl} = 0 V$						
	Transistor Temperatura (°C) Vdd (V) Output range (mV)					
Corner 1	SS	0	0,96	276,00	-279,85	
Corner 2	SS	0	1,2	142,09	-172,70	
Corner 3	SS	0	1,44	108,19	-137,10	
Corner 4	SS	40	0,96	321,95	-297,89	
Corner 5	SS	40	1,2	180,42	-203,10	
Corner 6	SS	40	1,44	138,85	-166,45	
Corner 7	SS	100	0,96	377,58	-312,83	
Corner 8	SS	100	1,2	249,71	240,54	
Corner 9	SS	100	1,44	198,52	-206,90	
Corner 10	FF	0	0,96	437,49	-392,45	
Corner 11	FF	0	1,2	305,85	288,53	
Corner 12	FF	0	1,44	244,84	-243,49	
Corner 13	FF	40	0,96	474,02	-422,22	
Corner 14	FF	40	1,2	350,34	322,61	
Corner 15	FF	40	1,44	300,65	-278,44	
Corner 16	FF	100	0,96	531,33	-450,33	
Corner 17	FF	100	1,2	417,77	-368,13	
Corner 18	FF	100	1,44	364,00	-324,32	
Corner 19	SF	0	0,96	398,87	-376,58	
Corner 20	SF	0	1,2	239,19	-244,58	
Corner 21	SF	0	1,44	184,99	-195,98	
Corner 22	SF	40	0,96	433,97	-392,30	
Corner 23	SF	40	1,2	280,96	-272,72	
Corner 24	SF	40	1,44	218,88	-226,48	
Corner 25	SF	100	0,96	485,10	-407,32	
Corner 26	SF	100	1,2	341,17	-315,81	
Corner 27	SF	100	1,44	286,82	-270,60	
Corner 28	FS	0	0,96	307,65	-299,82	

Corner 29	FS	0	1,2	202,00	-209,10
Corner 30	$\mathbf{FS}$	0	1,44	161,01	-176,97
Corner 31	FS	40	0,96	352,06	-326,82
Corner 32	FS	40	1,2	244,33	-244,39
Corner 33	$\mathbf{FS}$	40	1,44	204,30	-210,21
Corner 34	FS	100	0,96	422,89	-363,11
Corner 35	$\mathbf{FS}$	100	1,2	318,87	-289,68
Corner 36	$\overline{FS}$	100	1,44	272,00	-252,90