| Título: | RISC-Viper : ambiente de montagem e simulação para a arquitetura RISC-V |
| Autor(es): | Matsumoto, Matheus Y. |
| Orientador(es): | Jacobi, Ricardo Pezzuol |
| Assunto: | Código-fonte
Assembler (Linguagem de programação de computador)
Software - arquitetura |
| Data de apresentação: | 25-Jun-2019 |
| Data de publicação: | 14-Out-2021 |
| Referência: | MATSUMOTO, Matheus Y. RISC-Viper: ambiente de montagem e simulação para a arquitetura RISC-V. 2019. 60 f., il. Trabalho de Conclusão de Curso (Bacharelado em Engenharia da Computação)—Universidade de Brasília, Brasília, 2019. |
| Resumo: | RISC-V é uma nova arquitetura de conjunto de instruções desenvolvida na Univeris-
dade da Califórnia, Berkeley. Seu principal diferencial e o que tem tornado esta ar-
quitetura promissora é o fato de ser uma ISA Open-Source. Este projeto propõe um
ambiente para desenvolvimento de código Assembly da arquitetura RISC-V. Este ambi-
ente é voltado para o aprendizado podendo, a partir do código escrito em um editor de
texto no browser, montar e simular o código e então visualizar vários resultados do código
escrito. Este sistema não necessita de instalações, pois funciona em um servidor acessível
pela internet, facilitando o início da aprendizagem da linguagem e arquitetura que são
os objetivos principais do sistema. Podemos ver atráves de códigos exemplos, como a se-
quência de Fibonacci, valores de registradores, memória, código montado, mapa de cores
representando uma seção da memória. A simulação ocorre de três maneiras, passo a passo
automático, passo a passo manual, ou instantaneamente. Para o futuro outros módulos
podem ser implementados, extender para 64 bits, e também conjunto de instruções re-
duzidas. Questões de usabilidade também podem ser melhoradas, por exemplo, ser capaz
de salvar, baixar, fazer upload de códigos. |
| Abstract: | RISC-V is a new instruction set architecture developed at the University of California,
Berkeley. Its main differential and what has made this architecture promising is that it
is an Open Source ISA. This project proposes an environment for RISC-V architecture
assembly code development. This environment is aimed at learning. From the code
written in a text editor in the browser, the user can assemble and simulate the code
and then visualize various results of the written code. This system does not require
installations because it works on a server accessible through the internet, facilitating
the beginning of learning the language and architecture that are the main objectives
of the system. We can see through example codes, such as the Fibonacci sequence,
register values, memory, assembled code, color map representing a section of memory.
The simulation takes place in three modes, step by step automatic, step by step manual,
or instantaneously. For the future other modules can be implemented, extended to 64
bits, and also reduced set of instructions. Usability features can also be improved, for
example being able to save, download, upload codes. |
| Informações adicionais: | Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Instituto de Ciências Exatas, Departamento de Ciência da Computação, 2019. |
| Informações de Acesso e Conteúdo: | RISC-V é uma nova arquitetura de conjunto de instruções desenvolvida na Univeris-
dade da Califórnia, Berkeley. Seu principal diferencial e o que tem tornado esta ar-
quitetura promissora é o fato de ser uma ISA Open-Source. Este projeto propõe um
ambiente para desenvolvimento de código Assembly da arquitetura RISC-V. Este ambi-
ente é voltado para o aprendizado podendo, a partir do código escrito em um editor de
texto no browser, montar e simular o código e então visualizar vários resultados do código
escrito. Este sistema não necessita de instalações, pois funciona em um servidor acessível
pela internet, facilitando o início da aprendizagem da linguagem e arquitetura que são
os objetivos principais do sistema. Podemos ver atráves de códigos exemplos, como a se-
quência de Fibonacci, valores de registradores, memória, código montado, mapa de cores
representando uma seção da memória. A simulação ocorre de três maneiras, passo a passo
automático, passo a passo manual, ou instantaneamente. Para o futuro outros módulos
podem ser implementados, extender para 64 bits, e também conjunto de instruções re-
duzidas. Questões de usabilidade também podem ser melhoradas, por exemplo, ser capaz
de salvar, baixar, fazer upload de códigos. |
| Licença: | A concessão da licença deste item refere-se ao termo de autorização impresso assinado pelo autor que autoriza a Biblioteca Digital da Produção Intelectual Discente da Universidade de Brasília (BDM) a disponibilizar o trabalho de conclusão de curso por meio do sítio bdm.unb.br, com as seguintes condições: disponível sob Licença Creative Commons 4.0 International, que permite copiar, distribuir e transmitir o trabalho, desde que seja citado o autor e licenciante. Não permite o uso para fins comerciais nem a adaptação desta. |
| Aparece na Coleção: | Engenharia da Computação
|
Todos os itens na BDM estão protegidos por copyright. Todos os direitos reservados.
