Utilize este link para identificar ou citar este item:
https://bdm.unb.br/handle/10483/20121
Título: | Projeto e síntese em alto nível de circuitos digitais |
Autor(es): | Sousa, João Pedro Alexandroni Cordova de |
Orientador(es): | Beserra, Gilmar Silva |
Assunto: | Circuitos integrados digitais |
Data de apresentação: | 11-Dez-2017 |
Data de publicação: | 21-Mai-2018 |
Referência: | SOUSA, João Pedro Alexandroni Cordova de. Projeto e síntese em alto nível de circuitos digitais. 2017. 90 f., il. Trabalho de Conclusão de Curso (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2017. |
Resumo: | O aumento da complexidade de sistemas que contêm circuitos integrados atingiu níveis que tornam o projeto de hardware cada vez mais desafiador, com chips contendo bilhões de transistores. Sendo assim, uma solução para lidar com a complexidade é utilizar o conceito de níveis de abstração. Particularmente, aumentar o nível de abstração de um sistema do RTL (Register-Transfer Level) para o nível sistêmico permite a redução de detalhes em sua descrição e, consequentemente, a redução no tempo de projeto. Considerando esse contexto, a realização de síntese em alto nível e a automatização de um fluxo de projeto que permita executar a síntese RTL a partir de descrições em linguagens em alto nível de abstração vêm se tornando cada vez mais necessárias. Sendo assim, a proposta deste trabalho é a utilização de ferramentas de síntese em alto nível para implementar circuitos simples (inicialmente contadores e ULAs), descritos na linguagem SystemC, em FPGAs. Apesar de simples, esses exemplos mostram os passos necessários para utilizar essa metodologia, que pode ser adaptada para implementar circuitos mais complexos. Os circuitos sintetizados foram testados no FPGA Artix-7 do kit Basys3. |
Abstract: | Nowadays, hardware design has become more challenging due to the increasing complexity of electronic systems, which can contain integrated circuits with more than a billion transistors. A feasible solution to deal with complexity is to use the concept of abstraction levels. In particular, increasing the abstraction level of a system from RTL (Register-Transfer Level) to systemic allows to reduce the details in its description and consequently the development time. Considering this context, high-level synthesis and an automated design flow which allows to perform the RTL synthesys starting from a high abstraction level description are becoming increasingly more necessary. Therefore, the proposal of this work is to use high-level synthesis tools to implement in FPGA simple circuits (initially counters and ALUs), described in SystemC language. Although simple, these examples show the steps required to use this methodology, which can be adapted to implement more complex circuits. The synthesized circuits were tested in the Artix-7 FPGA in the Basys3 kit. |
Informações adicionais: | Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama, 2017. |
Aparece na Coleção: | Engenharia Eletrônica
|
Este item está licenciado na Licença Creative Commons