Utilize este link para identificar ou citar este item: http://bdm.unb.br/handle/10483/15275
Arquivos neste item:
Arquivo Descrição TamanhoFormato 
2015_RodrigoFerreiraFernandes_tcc.pdf3,29 MBAdobe PDFver/abrir
Título: Monitoração no processo de soldagem GMAW por meio de visão computacional e desenvolvimento de métodos para aplicação em FPGA
Autor(es): Fernandes, Rodrigo Ferreira
Orientador(es): Carvalho, Guilherme Caribé de
Assunto: Soldagem
Processamento de imagens
Data de apresentação: Dez-2015
Data de publicação: 22-Dez-2016
Referência: FERNANDES, Rodrigo Ferreira. Monitoração no processo de soldagem GMAW por meio de visão computacional e desenvolvimento de métodos para aplicação em FPGA. 2015. vii, 81 f., il. Monografia (Bacharelado em Engenharia Mecatrônica)—Universidade de Brasília, Brasília, 2015.
Resumo: Desenvolvimento de métodos para a obtenção em tempo real de parâmetros em um processo de soldagem GMAW (Gas Metal Arc Welding) por meio de processamento de imagens. Em uma primeira etapa foi desenvolvido um algoritmo em software que realiza as seguintes tarefas a cada quadro: -Selecionar quadros propícios ao processamento; -Determinar a largura e o eixo central do arame, bem como a distorção de perspectiva que ocorre no seu plano normal à direção do movimento de soldagem; -Determinar a largura máxima da poça, assim como sua posição. Na segunda etapa, algumas das tarefas acima foram implementadas em descrição de hardware para o futuro uso de um FPGA (Field Programmable Gate Array) com o propósito de reduzir significativamente o tempo de processamento.
Abstract: The development of image processing methods for real time calculation of parameters in a GMAW (Gas Metal Arc Welding). A software algorithm was created in the first stage to realize the following task at each frame: -Select proper frames for processing; -Determine the wire’s width and central axis, as well as perspective distortion in the plane orthogonal to the welding’s movement direction; -Determine the pool’s max width and position. In the second stage, some of the tasks above were implemented in hardware description for the future use of a FPGA (Field Programmable Gate Array) in order to reduce significantly the processing time.
Informações adicionais: Monografia (graduação)—Universidade de Brasília, Faculdade de Tecnologia, Curso de Graduação em Engenharia de Controle e Automação, 2015.
Aparece na Coleção:Engenharia Mecatrônica



Este item está licenciado na Licença Creative Commons Creative Commons